So funktioniert DRAM

Elektrischer Ablauf beim Lesezugriff - Teil I

Das zuverlässige Auslesen der Speicherzellen ist durch die extrem kleinen Kondensatorkapazitäten von einigen pF nur durch zusätzliche elektrische Maßnahmen Gewähr leistet. Wie bereits im Abschnitt 1-Bit-Speicherzelle erwähnt, ist das Gate des Transistors mit der Wortleitung zur Aktivierung der Zelle verbunden. Über den durchgeschalteten Transistor liest die Bitleitung den Inhalt des Kondensators aus. In der Praxis befindet sich pro Spalte nicht eine Bitleitung, sondern ein Bitleitungspaar BL/BL. Die Speicherzellen sind jeweils abwechselnd mit einer der beiden Leitungen verbunden.

Vor dem Beginn des Schreib-/Lesevorgangs mit der Aktivierung der Wortleitung werden alle Bitleitungspaare auf die halbe Versorgungsspannung vorgeladen. Diesen Vorgang übernimmt der Vorladeschaltkreis. Ein internes Steuersignal schließt die Bitleitungspaare kurz und lädt sie so exakt auf den gleichen Spannungspegel VCC/2. Nach einer definierten Zeitspanne deaktiviert die interne DRAM-Steuerung den Vorladeschaltkreis. Die für diesen Ladevorgang benötigte Zeit hat die Bezeichnung RAS-Precharge-Time. Erst nach dieser Zeit kann der eigentliche Zugriff beginnen. Beim Anlegen der Zeilenadresse erfolgt die Aktivierung der entsprechenden Wortleitung. Das es sich dabei um eine Zeilenadresse handelt, wird dem DRAM durch das /RAS-Signal mitgeteilt. Die Transistoren der Speicherzellen dieser Zeile schalten durch und deren Kondensatorladungen fließen auf die mit VCC/2 vorgeladenen Bitleitungspaare. Bei einem geladenen Kondensator (logische 1 abgespeichert) wird das Potenzial der Bitleitung leicht angehoben. Ein leerer Kondensator (logische 0 abgespeichert) zieht durch den Ladevorgang das Potenzial der Bitleitung leicht herab. Die zweite Leitung des Bitleitungspaares behält sein vorgeladenes Potenzial VCC/2 bei.

Ein von der DRAM-Steuerung aktivierter Lesevertärkerschaltkreis verstärkt nun die Potenzialdifferenz eines Bitleitungspaares. Bei erhöhtem Potenzial der Bitleitung hebt er diese auf die Versorgungsspannung VCC an, bei erniedrigtem Potenzial zieht er sie auf Masse. Die zweite Leitung des Bitleitungspaares wird auf das entgegengesetzte Potenzial gezwungen. Fortsetzung nächste Seite...