So funktioniert DRAM

Interne Organisation

Die Speichermatrix des DRAMs kann sich intern je nach IC-Typ aus mehreren parallelen Speicherfeldern zusammensetzen. Die Aufteilung ist der Organisation des DRAMs zu entnehmen. Beispiel: Ein 16-MBit-DRAM gibt es wahlweise mit einer Organisation von 4Mx4, 2Mx8 oder 1Mx16. Die Gesamtkapazität des ICs ist dabei immer 16 MBit. Die erste Zahl in der Organisationsangabe gibt die Größe eines einzelnen Speicherfeldes in MBit an. Die zweite Zahl steht für die Anzahl der parallelen Speicherfelder. Ist ein 16-MBit-DRAM-Baustein mit der Organisation von 2Mx8 angegeben, so besitzt er intern acht parallele Speichermatrizen mit jeweils 2 MBit Größe. Die Angabe für die Anzahl der Speicherfelder entspricht gleichzeitig der Datenwortbreite des ICs - pro Speicherfeld ist ein Datenpin vorhanden. Im angeführten Beispiel besitzt das DRAM acht Datenpins.

Bei den einzelnen Speichermatrizen kann die Aufteilung der Zeilen und Spalten symmetrisch oder asymmetrisch sein. Das Verhältnis von Zeilen zu Spalten ist über den Parameter Refresh Cycle definiert. In den Datenblättern der DRAMs ist diese Angabe mit Ref. abgekürzt und mit Werten von 1K, 2K, 4K oder 8K angegeben. Er bezeichnet die Anzahl der Zeilen, die regelmäßig aufzufrischen sind.

In dem Beispiel des 16-MBit-DRAMs mit der Organisation von 2Mx8 ist der Parameter Refresh Cycle mit dem Wert 4K beziffert. Die Größe der einzelnen Matrix beträgt 2 MBit. Bei einer Zeilenanzahl von 4K = 4096 muss die Spaltenanzahl 512 sein, um auf die insgesamt 2048 Speicherzellen zu kommen. Für die Adressierung der 4096 Zeilen ist somit eine Adressbreite von 12 Bit notwendig: 212 = 4096. Zur Spaltenadressierung reicht eine Adressbreite von 9 Bit aus: 29 = 512. Das Verhältnis der Adressbreiten gibt das Mapping des DRAMs an. Im Beispiel besitzt das IC ein Mapping von 12/9. Diese Angabe kann wichtig sein, weil nicht jeder Chipsatz jedes Speicher-Mapping unterstützt. Typische Mappings sind 11/10, 11/11, 12/8, 12/10, 12/12 und 14/8.

Bild 4 zeigt die Signalbelegung eines typischen 16-MBit-DRAMs mit einer 2Mx8 Organisation: Neben den zwölf Adressleitungen besitzt der Baustein noch acht Datenpins für die einzelnen Speicherfelder.