3D-Transistoren in 22 nm

Intel enthüllt neue Mikroarchitektur Ivy Bridge

Intel zeigt seine nächste CPU-Generation Ivy Bridge. Die Mikroarchitektur ist der Nachfolger von Sandy Bridge, auf der die aktuellen Core i3, i5 und i7 basieren. Ivy Bridge-CPUs werden erstmals mit den neuen 3D-Transistoren im 22-nm-Verfahren gefertigt.

Anfang 2011 stellte Intel seine aktuellen Core-Prozessoren der zweiten Generation mit der 32-nm-Sandy-Bridge-Architektur vor. Und noch immer sind nicht alle Prozessoren (beispielsweise Core i7-900-Serie, Xeon 5600, Xeon E7-4800) mit Sandy-Bridge ausgestattet. Noch 2011 wird es einige neue Prozessoren von Intel auf Basis von Sandy Bridge geben, beispielsweise den Xeon E5.

Anfang 2012 steht mit Ivy Bridge aber bereits die nächste CPU-Generation in den Startlöchern. Intels Ivy Bridge basiert auf Sandy Bridge, die CPUs werden aber erstmal in der neuen 22-nm-Technologie mit 3D-Transistoren gefertigt. Bei den Ivy-Bridge-Prozessoren bleibt es auch beim 2-Chip-Design für die entsprechenden Plattformen. So wird der PCH für die Peripherie wie USB oder SATA weiterhin über das DMI-Interface mit dem Prozessor verbunden. So gewährt Intel eigenen Aussagen zufolge auch die Abwärtskompatibilität zu Sandy-Bridge-Plattformen.

Verbesserungen gibt es bei Ivy Bridge im Core, dem Last Level Cache, der Grafik sowie im Speicher-Controller. Bei den Core-Erweiterungen integriert Intel zwei neue Security-Features. So gibt es den Digital Random Number Generator und die Supervisory Mode Execcution Protection. SMEP soll helfen, Escalation of Privilege (EoP) Sicherheitsattacken zu verhindern. Zu weiteren ISA-Erweiterungen zählen Verbesserungen wie REP MOVSB/STOSB sowie einen schnelleren Zugriff auf die FS- und GS-Base-Register. Außerdem beherrscht Ivy Bridge einen Befehl für Float16 Format Conversion.

Durch die Verringerung der Strukturbreite von 32 auf 22 nm kann Intel den Stomverbrauch der Ivy-Bridge-CPUs weiter reduzieren. Zusätzlich gibt mit neue Powermanagement-Funktionen wie eine konfigurierbare TDP. Damit sind multiple TDP-Level bei einem Prozessor möglich. Insbesondere OEMs stehen somit bei einem CPU-Modell mehr Optionen zur Verfügung.

Desweiteren gibt es Design-Optimierungen, um die Stromaufnahme im S3-Powermode zu reduzieren. Außerdem implementiert Intel für das DDR-Speicher-Interface ein Power Gating. In Deep C States werden die I/O-Gatter mit Ivy Bridge nun abgeschaltet. Beim Speicher unterstützt Ivy Bridge erstmals LV-DDR3-DIMMs in den Mobile-Varianten der CPUs. Der Speicher lässt sich auf Wunsch mit Ivy Bridge-CPUs durch Overclocking auf bis zu 2133 MHz ansteuern. Ob die Standard-Geschwindigkeit wie bei Sandy Bridge bei 1333 MHz bleibt, oder auf 1666 beziehungsweise 1866 MHz angeboten werden, wird wohl erst bei der Vorstellung der Ivy-Bridge-CPUs offiziell bekannt gegeben.