Test: Socket 370 DDR-Mainboards

DDR-SDRAM

DDR-SDRAM basiert in seiner Core-Technologie auf normalem SDRAM und nutzt intern vier unabhängige Bänke. Durch den Datentransfer bei beiden Flanken des Taktsignals sind Laufzeitverzögerungen sehr kritisch. DDR-SDRAM verwendet deshalb für die Synchronisierung des Datentransfers nicht nur den normalen Systemtakt, sondern ein zusätzliches bidirektionales Strobesignal DQS. Das parallel zu den Daten laufende Signal dient dem Chipsatz und dem Speicher als Referenz für die Gültigkeit der Daten auf dem Bus.

Durch DQS kann die Zugriffszeit verkürzt werden, Highspeed-Datentransfers sind möglich. Außerdem ist durch das Strobesignal ein leichtes Abdriften des Bustaktes zwischen Chipsatz und Speicher unproblematisch.

Um das exakte Timing zwischen Daten-Strobesignal DQS und Daten zu ermöglichen, müssen die Anschlüsse die gleichen physikalischen Bedingungen wie Leiterbahnlänge und -kapazität vorfinden. Änderungen der Übertragungsparameter durch Temperatur- oder Spannungsschwankungen wirken sich auf DQS und die Daten gleichermaßen aus. Damit ist sichergestellt, dass während eines Datentransfers zwischen Chipsatz und Speicher keine Timing-Probleme auftreten. Ein stabiler Highspeed-Betrieb ist durch diese Zusatzkontrolle sicherer als durch die Synchronisation mit dem globalen Systemtakt.

Bei einem Lesebefehl generiert und steuert das DDR-SDRAM das bidirektionale Strobesignal und zeigt dem Chipsatz mit der steigenden und fallenden Flanke die gültigen Daten an. Umgekehrt verhält es sich bei einem Schreibvorgang. Jetzt generiert und steuert der Chipsatz das Strobesignal und zeigt damit dem Speicher die Gültigkeit der einzulesenden Daten mit beiden Flanken an.

Ausführliche Informationen zu DDR-SDRAM finden Sie in dem Artikel DDR-SDRAM: Rambus-Killer?