Moderne Halbleiter-Technologien

Skalierung der Gateoxid-Dicke

Auch die Gateoxid-Dicke ist ein zentraler Bestandteil der Skalierungsstrategien, die mit dem gleichen Faktor reduziert werden soll, wie die Gate-Länge. Empirische Untersuchungen von Intel zeigen, dass in den letzten 25 Jahren der Quotient aus der effektiven Gate-Länge und der Dicke des Gateoxids in guter Näherung stets 45 ergibt.

Dabei ist es insbesondere unter Nutzung von Rapid-Thermal-Processing-Technologien (RTP) seit einigen Jahren möglich, die Dicke der horizontal aufgebrachten Schichten zuverlässig einzustellen. Gateoxid-Dicken von unter 2 Nanometern sind in der Großserie reproduzierbar. Dies entspricht etwa 4 bis 10 Atomlagen. Problematisch sind dabei jedoch zwei Aspekte:

• Das Gateoxid hat eine Dicke erreicht, bei der die Elektronen vom Gate durch die Potenzialbarriere in das Kanalgebiet tunneln können. In der Folge können erhebliche Leckströme durch das Gateoxid auftreten.

• Es ergeben sich ernsthafte Herausforderungen an die Langzeitzuverlässigkeit des Materials.

Dieser Bereich ist unversehens zu einer limitierenden Größe bei der Skalierung der Versorgungsspannung geworden.

Einsatz alternativer Gateoxide

Allerdings bestimmt nicht nur die Gateoxid-Dicke den Kapazitätsbelag des Gate-Kanal-Kondensators und somit die Treiberfähigkeit des Transistors, sondern auch die relative Dielektrizitätszahl des Gateoxids. Entsprechend bietet es sich an, auch diese zu verändern. In diesem Zusammenhang ist aber deutlich darauf hinzuweisen, dass das kostengünstig und zuverlässig herzustellende Siliziumdioxid als das natürliche Oxid des Siliziums einen wesentlichen Faktor für den Siegeszug der siliziumbasierten CMOS-Technologien darstellt. Ein Einsatz anderer Materialien muss wohl überlegt sein und eine wesentliche Leistungssteigerung bringen. Im Laborbereich werden Si3N4 und andere Nitride, Ta2O5, Ti02 und BST eingesetzt. Dabei werden auch Schichtaufbauten unter Nutzung von Siliziumdioxid eingesetzt.