Alles zu PC100/133-SDRAM

Modulkennzeichnung laut VIA

Bei der korrekten Kennzeichnung von PC133-Modulen orientiert sich VIA weitgehendst an Intels PC100-Vorgaben. Mit mindestens acht Punkt Schriftgröße muss das Modul wieder eindeutig gekennzeichnet sein. Ob die Beschriftung auf der Platine aufgedruckt ist oder über Aufkleber realisiert ist, bleibt dem Hersteller überlassen. VIA erlaubt sogar, die Beschriftung durchgehend in eine Zeile zu schreiben, oder wahlweise auf mehrere Zeilen aufzuteilen. Dieser Passus findet sich in der Intel-Spezifikation nicht.

VIA sieht für die Beschriftung der PC133-Module folgende Nomenklatur vor: PC133m-abc-dde-f

Die Buchstaben bedeuten im einzelnen:

  • m: Modultyp. Ein U kennzeichnet das Modul als ungepuffert (keine Register auf dem DIMM).

  • a: CAS-Latency in Taktzyklen. Zeit zwischen dem Anlegen des CAS-Signal und dem Bereitstehen der Daten. PC133-SDRAMs haben eine Verzögerung von drei Taktzyklen.

  • b: RAS-CAS-Delay in Taktzyklen. Zeit zwischen dem Anlegen des RAS- und CAS-Signals. Kann je nach verwendeten SDRAM-ICs einen Wert von zwei oder drei besitzen.

  • c: RAS-Precharge-Time in Taktzyklen. Erholzeit des SDRAMs vor dem Anlegen einer Zeilenadresse. Abhängig vom SDRAM-Typ sind zwei oder drei Taktzyklen erforderlich.

  • dd: Output valid from clock in ns. Bezeichnet die Zugriffszeit des SDRAM-Moduls. PC133-DIMMs müssen nach maximal 5,4 ns ihre Daten dem Ausgang zur Verfügung stellen. Die Angabe erfolgt ohne Dezimalzeichen

  • e: JEDEC-SPD-Revision #. Angabe der Revisionsnummer der JEDEC-Spezifikation, nach der das SPD-EEPROM programmiert wurde. Die aktuelle Revision ist die 2.0. In der PC133-Bezeichnung steht nur die erste Ziffer der Nummer.

  • f: Gerber-File für Platinenlayout. Ein A, B oder C kennzeichnen die verwendete Gerber-Version von Intel. Der Buchstabe Z weist auf ein eigenes Design hin.

Beispiel eines vollständig beschrifteten PC133-Moduls: PC133U-333-542-B bedeutet, dass es sich um ein ungepuffertes DIMM für den 133-MHz-Betrieb handelt. Die CAS-Latency beträgt drei Taktzyklen, für den RAS-CAS-Delay und für die RAS-Precharge-Time benötigt es ebenfalls jeweils drei Taktzyklen. Das Modul hat eine Zugriffszeit von 5,4 ns. Die SPD-Programmierung entspricht der JEDEC Revison 2.0. Für das Platinenlayout wurde die Gerber-Vorlage B von Intel verwendet.