Rambus im Detail

Design

Durch die hohen Taktraten ist das Mainboarddesign sehr kritisch. Die Technik zur Implementierung des Bussystems nennt sich RSL: Unter anderem sorgen kurze Signalwege, niedrige Spannung (1,8 V) und eine Terminierung für hohe Datenintegrität. Die Reduzierung der Datenbreite auf 16 Bit erfordert weniger Pins. Die Entflechtung der Leitbahnen und somit das Mainboarddesign wird in diesem Punkt einfacher.

Alle Highspeed-Signale (Daten- und Steuersignale) eines Rambus-Channels nutzen Signalwellen, die sich auf einer Referenzspannung von Vref = 1,4 V bewegen. Der Signalhub zwischen einer logischen Null und Eins beträgt dabei 800 mV. Eine logische Null ist durch Vterm = 1,8 V und eine logische Eins durch Vol = 1,0 V gekennzeichnet. Vorteile dieser, auf einer Referenzspannung aufsetzenden Signalwellen sind verringerter Stromverbrauch, geringere elektromagnetische Interferenzen sowie Kompatibilität zu anderen Low Voltage Devices. Außerdem sind die Signale vom Grundrauschen des Channels unabhängig. Die Betriebsspannung der RDRAMs liegt mit 2,5 V etwas über dem maximalen Signallevel.

Der Forderung nach kurzen Signalwegen folgend findet bei den RDRAMs eine neue Chip-Gehäusetechnik ihren Einzug: CSP (Chip Scale Package). Bei CSP sind die Anschlüsse wie beim BGA-Gehäuse über die Unterseite des ICs verteilt. Vorteil: Die RDRAMs können mit sehr geringem Abstand zueinander platziert werden. Neben den extrem kurzen Anschlusskontakten sorgen geringere Eingangskapazitäten für eine hohe Signalqualität.

Bild 4 zeigt die Bus-Topologie eines Rambus-Channels, der aus dem Controller, den Speicherchips und einer Terminierung am Ende des Busses besteht. Der Terminator soll Reflexionen auf den Daten- und Signalleitungen verhindern und erfüllt die Forderung nach einem abgeschlossenen Bus. Die Signale werden am Terminator auf Vterm = 1,8 V gezogen und entsprechen damit einer logischen Null. Reflexionen und Störungen der Signalwellen auf dem Channel werden so minimiert.