Intel kündigt neue Xeon E3, Xeon E5 und Xeon E7 an

Neues Virtualisierungs-Feature APICv

Intel hat sowohl für den Xeon E5 als auch den Xeon E7 mit Ivy-Bridge-Architektur eine Verbesserung der Virtualisierung mit dem Feature APICv auf dem Intel Developer Forum angekündigt. Wie Diane M. Bryant, Intel Vice President und General Manager der Datacenter and Connected Systems Group angibt, sollen sich mit APICv die Anzahl der Exits bei virtuellen Maschinen um über 50 Prozent reduzieren.

Sampling beim Xeon / neuer Itanium

Laut Diane M. Bryant fertigt Intel bereits Samples des Xeon E5 Ivy Bridge-EP und Xeon E7 Ivy Bridge-EX. Über Intels Itanium wurde weder auf der Keynote des Intel Developer Forums noch im Server-Briefing von Bryant Neuigkeiten bekannt gegeben. Erst bei einem Roundtable-Gespräch äußerte sich Patrick Buddenbaum. Intels Mission Critical Computing Director der Datacenter & Connected Systems Group zum Itanium. Demnach kommt der ursprünglich im zweiten Quartal 2012 erwartete Nachfolger der aktuellen Itanium-9300-Serie "Tukwila" noch 2012 auf den Markt.

Die neue Generation Itanium 9500 mit Codenamen "Poulson" wird die Kernanzahl von vier bei Tukwila auf acht erhöhen. Der Durchsatz soll sich damit verdoppeln. Die Fertigung von Poulson wird im 32-nm-Verfahren erfolgen. Den aktuellen Itanium 9300 produziert Intel noch mit 65 nm Strukturbreite. Die Anzahl der Transistoren wird von 2,05 auf 3,1 Milliarden zunehmen. Durch die geringere Strukturbreite nimmt die Siliziumfläche aber gleichzeitig ab: statt 699 sind nur noch 544 mm² notwendig. Poulson verfügt über einen massiven On-Die-Cache von 54 MByte. Zum Vergleich: Der Itanium 9300 besitzt beim Topmodell 24 MByte L3-Cache.

Poulson erhält unter anderem als neues Feature Intels Instruction Replay Technologie. Bei Fehlern in der Pipeline müssen mit Instruction Replay nicht mehr alle Stufen gelöscht werden (Pipeline Flush). Statt den Befehl somit komplett zu wiederholen, wird an die letzte bekannte korrekte Pipeline-Stufe gesprungen. Hyper-Threading erhält mit Poulson ebenfalls eine Auffrischung. Mit dem Dual Domain Hyper-Threading erfolgt eine Entkoppelung des Befehls-Frontends von den Ausführungseinheiten. So kann ein Thread mit dem Fetch-Vorgang beschäftigt sein, während der zweite Thread im Back-End bereits ausgeführt wird.

Nach Poulson kommt im Jahr 2015 laut Buddenbaum der Nachfolger Kittson. Ein weiterer Ausblick auf die Itanium-Roadmap sei zum aktuellen Zeitpunkt noch verfrüht. (cvi)