AMD & Intel: Server-CPUs von 2005 bis 2007

Montecito mit "HT, Foxton & Pellston"

Intel führt beim Montecito eine neue Variante der Hyper-Threading-Technologie bei den IA64-CPUs ein. Der Prozessor präsentiert sich dann nach außen wie ein 4-Wege-System. Außerdem stattet Intel den Montecito mit den zwei neuen Technologien "Foxton" und "Pellston" aus. Während Foxton die Performance regelt, erhöht Pellston die Cache-Zuverlässigkeit.

Bei Foxton wird die Performance mit Bezug auf die maximal erlaubte Thermal Design Power (TDP) ausgesteuert. Diese Technologie erweitert das Demand Based Switching (SpeedStep-Verfahren) der Xeon-Prozessoren mit Nocona-Core. Foxton erhöht die Performance (Taktfrequenz) des Prozessors dynamisch in Abhängigkeit von der aktuellen Leistungsaufnahme. Je nach anliegendem Workload liefert die CPU eine optimale Performance. Die maximal spezifizierte TDP wird dabei stets eingehalten.

Foxton erkennt somit einen Spielraum in der aktuellen Leistungsaufnahme und kann die Performance um zehn Prozent erhöhen - gegenüber CPUs ohne Foxton. Für die Funktion sind im Prozessor Temperatur-, Leistungsaufnahme- und Spannungssensoren integriert. Die Steuerung von Foxton übernimmt ein ebenfalls integrierter Mikro-Controller. Wird beispielsweise die zulässige TPD überschritten, so reduziert Foxton sofort die anliegende Spannung und somit die Taktfrequenz. Nutzt die CPU den erlaubten Energiebedarf nicht aus, kann Foxton bei Bedarf die Spannung erhöhen, um die maximale Taktfrequenz zu ermöglichen. Sind dabei je nach Applikation nur bestimmte Execution Units in Aktion, dann "übertaktet" Foxton die CPU. Die TDP wird dabei eingehalten, weil nicht alle Units unter Last stehen.

Die Pellston-Technologie zur Erhöhung der Zuverlässigkeit des Cache kommt ebenfalls im Montecito erstmalig zum Einsatz. Pellston erlaubt dem Prozessor, Defekte in Cache-Lines zu entdecken. Wird ein Defekt registriert, so werden diese Zeilen automatisch deaktiviert und im weiteren Betrieb nicht mehr verwendet. Zusätzlich fängt Pellston 2-Bit-ECC-Fehler im L3-Cache ab, die aus Single-Bit-Hardware-Fehlern entstehen. Defekte im Cache führen mit der Pellston-Technologie nicht mehr zum Absturz - der Betrieb geht normal weiter.