Alternative Rechnerarchitekuren (Teil 1)

Charakteristische Zeiten für programmierbare Einheiten

Zugleich mit dieser Darstellung stellt sich die Frage nach Übergangsformen, vielleicht sogar skalierbaren Varianten, die je nach Bedarf auf die eine oder andere Form abgebildet werden können. Genau dies bietet das Reconfigurable Computing, bei dem ein Algorithmus - ganz allgemein gesprochen - auf die Sequenz von Konfigurationen abgebildet wird. Diese Darstellung erklärt schon vieles, aber sie grenzt noch nicht scharf ab. Hierzu zeigt Tabelle 1 die charakteristischen Zeiten für PLD und Mikroprozessoren (µP).

Während man bei PLDs auch heute noch fast ausschließlich davon ausgeht, eine einzige Konfiguration (= Instruktion) in den Speicher zu laden und damit einen guten Ersatz für ASICs zu haben, geht der Ansatz des Reconfigurable Computing

einen deutlichen Schritt weiter. Hier ist es grundsätzlich möglich, die aktuell laufende

Konfiguration zumindest partiell durch eine andere zu ersetzen. Eine Hardware-Plattform, die das ermöglicht, kann natürlich auf eine einzige Konfi guration skaliert werden. Worin besteht jedoch der Unterschied zum Sequential Computing eines Mikroprozessors?

Tabelle 1 gibt auch hierzu Auskunft [1]. Man könnte es so auffassen, dass ein Mikroprozessor eine Konfiguration (genannt Instruktion) aufnimmt, interpretiert und ausführt. Das Gleiche macht eine rekonfigurierbare Hardware, von der angenommen wird, dass das Laden der Konfiguration auch in einem (schnellen) Takt erfolgen kann. Der wesentliche Unterschied zwischen diesen beiden Formen ist derjenige, dass der Mikroprozessor die Instruktion nach Ausführung maschinendefiniert verwirft, während dies bei rekonfigurierbarer Hardware applikations oder User-definiert erfolgen kann.