Alternative Rechnerarchitekuren (Teil 1)

Optimale Hardware-Lösung für PLDs

Die gleiche Problemstellung lässt sich auch in Hardware lösen und führt zur Implementierung eines NOR-Gatters.

Das Ergebnis in Bild 4 entspricht dabei der üblichen Vorgehensweise: Die PAL-Struktur, die in zahlreichen Bausteinen mit programmierbarer Logik vorhanden ist, weist programmierbare UND-Eingänge mit dahinter liegenden, fest verdrahteten ODER-Gattern auf. Dies entspricht der disjunktiven Normalform DNF, und so lautet die optimale Lösung für PLDs (in Booleschem Assembler):

OUTPORT0 = /INPORT7 * /INPORT6 * /INPORT5 * /INPORT4 * /INPORT3 * /INPORT2 * /INPORT1 * /INPORT0;

Eine Eingangsänderung ist in diesem Fall nach einer Gatterlaufzeit am Ausgang sichtbar, also zum Beispiel nach 5 ns. Diese Zeit ist konstant für alle Änderungen, wesentliche Abweichungen von diesem Wert existieren nicht (abgesehen von Laufzeitschwankungen durch Temperaturänderungen et cetera).