Integrierter Speicher-Controller, QuickPath und L3-Cache

Alles neu: Intel Core i7 mit Nehalem-Architektur

Nehalem-Core mit vielen Erweiterungen

Die Kerne von Nehalem basieren auf der Core-Mikroarchitektur, erhalten aber zahlreiche Verbesserungen:

Nehalem-Core: Die Architektur der Kerne basiert auf dem aktuellen Penryn-Core, erhält aber in allen Bereichen Verbesserungen und Erweiterungen. (Quelle: Intel)
Nehalem-Core: Die Architektur der Kerne basiert auf dem aktuellen Penryn-Core, erhält aber in allen Bereichen Verbesserungen und Erweiterungen. (Quelle: Intel)
Nehalem-Pipeline: Die Grundstruktur der Befehlsabarbeitung entspricht der Core-Mikroarchitektur. (Quelle: Intel)
Nehalem-Pipeline: Die Grundstruktur der Befehlsabarbeitung entspricht der Core-Mikroarchitektur. (Quelle: Intel)

  • Die Basis-Pipeline von Nehalem basiert auf der Core-Mikroarchitektur. Allerdings arbeitet Nehalem vier- statt dreifach superskalar wie Penryn-CPUs. In den Execution-Units können dann sechs Operationen parallel ausgeführt werden.

  • Der L1-Cache von Nehalem entspricht in seiner Struktur den aktuellen Core-2-/Xeon-DP-Prozessoren. Dafür erhalten Nehalem-CPUs eine neue zweistufige TLB-Hierarchie. Neben dem Befehls- und Daten-TLB verfügt Nehalem über einen neuen Unified 2nd Level TLB. Der Translation Lookaside Buffer ist ein kleiner Zwischenspeicher, der Informationen zur Konvertierung von logischen in physikalische Adressen enthält. Der neue 512 Einträge fassende zweite Translation Look-aside Buffer der Nehalem-Architektur soll die Performance weiter steigern.

  • Die Macrofusion erweitert Nehalem um „CMP + Jcc“. Außerdem unterstützt Nehalem die Macrofusion nun auch im 64-Bit-Mode.

  • Der Loop Stream Detector kann bei der Core-Mikroarchitektur 18 Instruktionen bearbeiten. Nehalem erweitert die Funktion auf 28 Micro-Ops, der Detector sitzt nun hinter der Decoder-Unit. Der Loop Stream Detector erkennt Schleifen und entlastet die Sprungvorhersage-Unit.

  • Der Branch Prediction Reminder des Nehalem verbessert die Sprungvorhersage gegenüber der Core-Mikroarchitektur. Über einen L2 Branch Predictor mit Multi-Level-Schemata sorgt Nehalem bei Software mit hohem Code-Aufkommen, wie etwa Datenbanken, dafür, dass der Branch Predictor vom Fassungsvermögen her ausreicht.

  • Mit dem Renamed Return Stack Buffer verhindert Nehalem, dass der Return Stack Buffer (RSB) durch spekulative Pfade korrumpiert wird oder ein Overflow erfolgt.