Test: VIA Cyrix III / Samuel 2

Details zum Core

Die Architektur der bisherigen Cyrix-III-Prozessoren basiert auf dem C5A-Core, ein Erbstück der alten WinChip-Prozessoren von IDT/Centaur. Diesem Core bleibt VIA auch beim Samuel 2 treu: Der Weiterentwicklung mit Namen C5B wurde neben geringen Architekturverbesserungen einfach ein L2-Cache angeflanscht.

Samuel 2 verwendet mit 12 Stufen eine sehr tiefe Pipeline. Damit schafft sich VIA gute Vorraussetzungen, die Taktfrequenz bis 1 GHz skalieren zu können. Der für die Performance wichtige L1-Cache ist weiterhin in je 64 KByte für Daten und Befehle aufgeteilt. Die Caches sind 4fach-assoziativ und erhalten Unterstützung von einem Daten- und Befehls-TLB. Diese fassen je 128 Einträge, sind 8fach-assoziativ und sollen ein Stocken der Pipeline bei hoher Busbelastung verhindern.