MPF: Fujitsus SPARC64 VI vor Vollendung

Fujitsu gibt auf dem Fall Microprocessor Forum die finalen Details zum SPARC64 VI bekannt. Die Dual-Core-CPU beherrscht ein Vertical Multi-Threading. Der SPARC64 VI soll Ende 2006 mit 2,4 GHz Taktfrequenz debütieren.

Der Fujitsu SPARC64 VI mit Code-Namen „Olympus“ tritt Ende 2006 die Nachfolge der aktuellen SPARC64-V-Prozessoren an, die mit Taktfrequenzen bis 2,16 GHz arbeiten. Ihren Einsatz finden die noch aktuellen Single-Core-CPUs in den eigenen Workgroup-, Midrange- und Enterprise-Servern der Primepower-Serien 250,450, 650, 850, 900, 1500 und 2500. Die Fertigung der SPARC64-V-Prozessoren erfolgt seit September 2004 im 90-nm-Prozess.

Die Ablösung des SPARC64 V ist dringend notwendig. Die Performance des Single-Core-Prozessors hinkt der Konkurrenz besonders in Mehrwegesystemen weit hinterher, wie Sie in unserem Artikel Ultimativ & offiziell: Die schnellste CPU-Architektur nachlesen können.

Großzügig: Beiden Cores steht beim SPARC64 VI ein gemeinsamer 6 MByte großer L2-Cache zur Verfügung. (Quelle: Fujitsu)
Großzügig: Beiden Cores steht beim SPARC64 VI ein gemeinsamer 6 MByte großer L2-Cache zur Verfügung. (Quelle: Fujitsu)

Der SPARC64 VI arbeitet im Gegensatz zum Vorgänger mit Dual-Core-Technologie. Die Architektur der beiden Cores basiert auf dem SPARC64 V.

Beide Cores greifen beim SPARC64 VI auf einen gemeinsamen On-Die-L2-Cache mit 6 MByte Fassungsvermögen zu. Die zweite Pufferstufe besitzt eine 12fach assoziative Organisation. Dem SPARC64 V stehen maximal 4 MByte zur Verfügung. Den Datenpfad zum L2-Cache vergrößerte Fujitsu von 64 auf 256 Bit. Die L1-Caches bleiben mit je 128 KByte für Daten und Befehle unverändert. Zu den Architekturerweiterungen der SPARC64-VI-Cores zählen unter anderem eine verbesserte Sprungvorhersage, eine schnellere Fused-Multiply-Accumulate-Ausführung (FMA) sowie verdoppelte TLBs.