Intels Server-Prozessoren sind in die Serien Xeon E3, E5 und E7 aufgeteilt. Mit dem Xeon E3 fokussiert Intel auf Micro- und Einstiegs-Server mit einem Sockel.
Aktuell gibt es mit der Xeon E3-1200 v2 Serie auf Ivy Bridge basierende CPUs. Für die erste Jahreshälfte 2013 kündigt Intel auf seinem Entwicklerforum in San Francisco eine Low-Power-Variante des Xeon E3 v3 mit Haswell-Architektur an. Bei der aktuellen Xeon-E3-v2-Serie bietet Intel bereits ein Modell mit nur 17 Watt TDP an. Zwar gibt es von Intel noch keine Bestätigung beim Xeon, aber voraussichtlich wird der Haswell-E3 eine TDP von 10 oder 15 Watt aufweisen. Bei den Mobil-CPUs mit Haswell-Architektur hat Intel diese TDP-Werte bereits angekündigt.
Eine neue Generation innerhalb einer Xeon-Serie wird durch die Versionierung angezeigt. Diese beginnt aber erst mit der zweiten Version "v2". Den Xeon E3 wird es mit Haswell dann schon in der dritten Generation geben - nach Modellen mit Sandy Bridge und Ivy Bridge. Entsprechend erhält der Haswell-Xeon den Zusatz "v3".
Xeon E5 Ivy Bridge-EP
Der aktuelle Xeon E5 für 2-Sockel-Server basiert auf der 32-nm-Sandy-Bridge-Architektur (Vorgänger von Ivy Bridge). In der im März 2012 vorgestellten Serie Xeon E5-2600 stehen jedem Prozessor vier DDR3-1600-Speicher-Channels zur Verfügung. Die CPUs gibt es mit bis zu acht Kernen, als Plattform dient Romley-EP mit dem Steckplatz LGA2011. Die abgespeckte Version der Serie Xeon E5-2400 nutzt drei DDR3-Channels pro CPU; hier kommt der Steckplatz LGA1356 zum Einsatz.
Im Laufe des Jahres 2013 - vermutlich noch in der ersten Jahreshälfte - erhält die Romley-EP-Plattform eine Auffrischung in Form des neuen Xeon E5-2600 v2"Ivy Bridge-EP". Bei den CPUs wird die Kernanzahl von acht auf zwölf erhöht werden, außerdem wird voraussichtlich DDR3-1866-Speicher unterstützt - Details hierzu nannte Intel aber noch nicht. Der Last Level Cache erhöht sich inoffiziellen Roadmaps zufolge von 20 auf 30 MByte, die TDP-Werte bleiben im bisherigen Rahmen.
Intel will mit dem Ivy Bridge-EP nochmals deutlich mehr Performance sowie eine bessere Energieeffizienz bieten. Außerdem unterstützen die künftigen Server-CPUs die Technologie Intel Secure Key. Das unter dem Codenamen "Bull Mountain" bekannte Sicherheits-Feature beschreibt den RDRAND-Befehl sowie die in Ivy Bridge implementierte Hardware des Digital Randoum Number Generators DRNG. Mit Intel Secure Key lassen sich hochsichere Schlüssel für Kryptographie erzeugen.
Xeon E7 Ivy Bridge-EX
Ebenfalls im Jahre 2013 wird Intel den neuen Xeon E7 "Ivy Bridge-EX" vorstellen. Die aktuellen Xeon E7 mit 10-Core-Technologie basieren noch auf der 32-nm-Westmere-Architektur (Vorgänger von Sandy-Bridge). Die E7-Serie gibt es in Varianten für Server mit zwei (E7-2800), vier (E7-4800) oder acht Sockeln (E7-8800). Die Xeon E7 unterscheiden sich von der E5-Serie durch zusätzliche RAS-Features, der Skalierfähigkeit sowie einen deutlich höheren Speicherausbau von 512 GByte pro CPU. Die Xeon E7 setzen auf die mittlerweile etwas betagte Boxboro-EX-Plattform mit Intel-7500-Chipsatz.
Ursprünglichen Plänen von 2010 zufolge sollte erst ein Xeon E7 Sandy Bridge-EX folgen. Bei den Xeons für Mehrwegesysteme schwenkt Intel zugunsten einer "ausgereifteren" Technologie meist mit einem Jahr Zeitverzögerung auf neue Architekturen um. Der direkte Schritt auf Ivy Bridge-EX ist aber ein Zeichen dafür, dass der 22-nm-Prozess sehr ausgereift und stabil läuft. Intel kündigt beim Xeon E7 Ivy Bridge-EX - natürlich - eine höhere Performance sowie neue RAS- und Sicherheits-Features an. Bei den neuen Sicherheitsfunktionen handelt es sich wie beim Xeon E5 Ivy Bridge-EP um Intel Secure Key sowie zusätzlich um Intel OS Guard. Die Technologie erkennt und verhindert auf dem Serverbetriebssystem Malware.
Mit dem Xeon E7 Ivy Bridge-EX steht auch die neue Plattform "Brickland" an. Die künftigen Xeons mit der Bezeichnung E7-2800/4800/8800 v2 nehmen dann im notwendigen neuen Sockel R1 Platz - die Boxboro-Plattform mit dem Sockel LGA1567 geht in Rente. Die Brickland-Plattform dürfte dann wieder eine bei den Mehrwege-Xeons übliche Lebensdauer von rund drei Jahren haben. Somit werden darin voraussichtlich auch die noch nicht angekündigten "Haswell-EX" und "Broadwell-EX" Platz nehmen.
Neues Virtualisierungs-Feature APICv
Intel hat sowohl für den Xeon E5 als auch den Xeon E7 mit Ivy-Bridge-Architektur eine Verbesserung der Virtualisierung mit dem Feature APICv auf dem Intel Developer Forum angekündigt. Wie Diane M. Bryant, Intel Vice President und General Manager der Datacenter and Connected Systems Group angibt, sollen sich mit APICv die Anzahl der Exits bei virtuellen Maschinen um über 50 Prozent reduzieren.
Sampling beim Xeon / neuer Itanium
Laut Diane M. Bryant fertigt Intel bereits Samples des Xeon E5 Ivy Bridge-EP und Xeon E7 Ivy Bridge-EX. Über Intels Itanium wurde weder auf der Keynote des Intel Developer Forums noch im Server-Briefing von Bryant Neuigkeiten bekannt gegeben. Erst bei einem Roundtable-Gespräch äußerte sich Patrick Buddenbaum. Intels Mission Critical Computing Director der Datacenter & Connected Systems Group zum Itanium. Demnach kommt der ursprünglich im zweiten Quartal 2012 erwartete Nachfolger der aktuellen Itanium-9300-Serie "Tukwila" noch 2012 auf den Markt.
Die neue Generation Itanium 9500 mit Codenamen "Poulson" wird die Kernanzahl von vier bei Tukwila auf acht erhöhen. Der Durchsatz soll sich damit verdoppeln. Die Fertigung von Poulson wird im 32-nm-Verfahren erfolgen. Den aktuellen Itanium 9300 produziert Intel noch mit 65 nm Strukturbreite. Die Anzahl der Transistoren wird von 2,05 auf 3,1 Milliarden zunehmen. Durch die geringere Strukturbreite nimmt die Siliziumfläche aber gleichzeitig ab: statt 699 sind nur noch 544 mm² notwendig. Poulson verfügt über einen massiven On-Die-Cache von 54 MByte. Zum Vergleich: Der Itanium 9300 besitzt beim Topmodell 24 MByte L3-Cache.
Poulson erhält unter anderem als neues Feature Intels Instruction Replay Technologie. Bei Fehlern in der Pipeline müssen mit Instruction Replay nicht mehr alle Stufen gelöscht werden (Pipeline Flush). Statt den Befehl somit komplett zu wiederholen, wird an die letzte bekannte korrekte Pipeline-Stufe gesprungen. Hyper-Threading erhält mit Poulson ebenfalls eine Auffrischung. Mit dem Dual Domain Hyper-Threading erfolgt eine Entkoppelung des Befehls-Frontends von den Ausführungseinheiten. So kann ein Thread mit dem Fetch-Vorgang beschäftigt sein, während der zweite Thread im Back-End bereits ausgeführt wird.
Nach Poulson kommt im Jahr 2015 laut Buddenbaum der Nachfolger Kittson. Ein weiterer Ausblick auf die Itanium-Roadmap sei zum aktuellen Zeitpunkt noch verfrüht. (cvi)