Neue Details zum VIA/Cyrix Joshua

Lange wurde spekuliert, ob die Cyrix-x86-Architektur wiederbelebt wird. Nach dem Aufkauf durch VIA wurden auf der Comdex weitere Details zu der unter dem Codenamen Joshua gehandelten CPU bekannt.

VIA positioniert den Joshua als Prozessor der siebten Generation, der in Lowcost-PCs der Preisklasse unter 800 Mark zum Einsatz kommen soll. Er wird ein S370-Pinout und 133-MHz-Frontside-Bus besitzen. Den 64-KByte-großen Level-1-Cache teilen sich, wie bei bisherigen Cyrix-CPUs, Code und Daten (Unified Architecture). Der Level-2-Cache sitzt auf dem Die, läuft mit vollem CPU-Takt und ist 256 KByte groß. Damit befinden sich fast 18 Millionen Transistoren auf dem Die des in moderner 0,18-Mikron-Technologie gefertigten Prozessors. Mit 8 Millionen Transistoren ist der Core in etwa so groß wie derjenige der P6-Architektur.

Kräftig überarbeitet will VIA die bislang schwache Fließkommaeinheit von Cyrix haben. Der FPU- und der MMX-Einheit stehen von nun ab zwei Pipelines zur Verfügung. Damit verspricht sich VIA eine Verdoppelung der Leistung dieser beiden Einheiten gegenüber der ursprünglichen Cyrix-Architektur.

Phoenix aus der Asche - der Joshua kommt mit 133 MHz FSB und einer kräftig überarbeiteten Fließkommaeinheit.

Preislich will VIA den Joshua stets 25 Prozent billiger anbieten als gleich hoch getaktete Celerons. Zudem sollen laut VIA erste Engineering Samples bei Applikations-Benchmarks wie Winstone mit 400 MHz bereits die Leistung eines mit 500 MHz getakteten Celerons erreichen. Als offiziellen Starttermin für den Joshua peilt VIA die CeBIT 2000 an. Dann sollen die ersten CPUs mit 500 und 533 MHz erhältlich sein. Bis zum Jahresende 2000 sollen die Joshuas mit 600 MHz laufen. (fkh)