IDF: McKinley & IA64-Roadmap

Intels McKinley-Prozessor soll Mitte 2002 die Nachfolge des mäßig erfolgreichen Itaniums antreten. Neben Details zum 64-Bit-Prozessor hat Intel auf dem Intel Developer Forum seine Enterprise-Roadmap bekannt gemacht.

Die Taktfrequenz des im 0,18-µm-Prozess gefertigten McKinleys wird zum Start Mitte 2002 ein Gigahertz betragen. Mit voller Geschwindigkeit läuft dann auch der 3 MByte große L3-Cache, der im Gegensatz zum Itanium nun auf dem Die integriert ist. Der L1-Cache des McKinleys ist 32 KByte groß und besitzt eine Latency von nur einem Taktzyklus. Dem L2-Cache wurde eine Fassungsvermögen von 256 KByte spendiert. Dessen Bandbreite beträgt 64 GByte/s und soll laut Intel damit den vierfachen Durchsatz konkurrierender RISC-CPUs bieten.

Der Prozessorbus von McKinley verfügt über eine Datenbreite von 128 Bit statt vormals 64 Bit wie beim Itanium. Ein FSB-Takt von 400 MHz (per DDR, nicht Quad-Pumped wie beim Pentium 4) ermöglicht dem McKinley einen maximalen Datendurchsatz von 6,4 GByte/s.

McKinley verfügt über insgesamt 328 Register. Diese teilen sich wie folgt auf: 128 allgemeine, 128 Floating-Point-, 64 Predicate- sowie 8 Branch-Register. Die Pipeline-Tiefe des McKinley wurde mit acht Stufen gegenüber den zehn Stufen des Itanium reduziert. Die Effizienz des Prozessors erhöht sich durch die Reduzierung, weil falsche Sprungvorhersagen die Pipeline kürzer blockieren, so Intel.

Befehle verteilt der McKinley-Core auf folgende Ausführungseinheiten: sechs Integer-, zwei Floating-Point-, eine SIMD-, drei Branch- sowie je zwei Load- und Store-Units. McKinley schafft sechs Instruktionen pro Taktzyklus und soll laut Intel die 1,7fache Performance des Itaniums erreichen, wenn Itanium-Binaries zum Einsatz kommen. Die Neukompilation der Software mit angepassten Binaries soll die 1,9-fache Leistung auf dem McKinley ermöglichen.

Alles onboard: Der McKinley-Prozessor vereint auf dem Die den L1-, L2- und L3-Cache.

Im Jahr 2003 soll der McKinley-Nachfolger Madison folgen. Die Fertigung der CPU erfolgt dann im 0,13-µm-Prozess. Der Madison-Prozessor kann auf einen 3 bis 6 MByte großen auf dem Die integrierten L3-Cache zurückgreifen. Madison ist Pin-kompatibel zum McKinley und setzt auf die gleiche Plattform. Als "Low-End-Version" des Madison soll ebenfalls im Jahr 2003 der Deerfield erscheinen. Die CPU entspricht dem Madison, ist aber nur für Dualprocessing ausgelegt.

Bereits 2004 steht dann mit dem Montecito bereits wieder der Nachfolger des Madison in den Startlöchern. Die Fertigung des Montecito erfolgt in einem 90-nm-Prozess. Der Prozessor soll weiterhin Software- und Plattform-kompatibel zum Madison und McKinley bleiben. Zusätzliche Informationen entnehmen sie dem Report McKinley oder McMonster?. (cvi)