FPF: PWRficient Multi-Core-CPU mit Virtualisierung

Das Start-Up-Unternehmen P.A. Semi stellt auf dem Fall Processor Forum seine PWRficient-Architektur vor. Die CPUs basieren auf der POWER-Architektur und arbeiten mit bis zu acht Cores bei Taktfrequenzen bis 2,5 GHz.

Das Start-Up-Unternehmen P.A. Semi arbeitete seit zwei Jahren unter Geheimhaltung an der „Power-Efficient Scalable Processor Family“. Die im kalifornischen Palo Alto ansässige Firma wird von Dan Dobberpuhl geleitet, einem Ex-Alpha-Designer und Entwickler des StrongARM-Core. Weitere Schlüsselpositionen bei P.A. Semi sind von Ingenieuren besetzt, die bei der Entwicklung des Opteron, Itanium und UltraSPARC beteiligt waren.

PWRficient-Logo: Nach zweijähriger Entwicklungszeit unter Geheimhaltung enthüllt P.A. Semi seine stromsparenden POWER-CPUs. (Quelle: P.A. Semi)
PWRficient-Logo: Nach zweijähriger Entwicklungszeit unter Geheimhaltung enthüllt P.A. Semi seine stromsparenden POWER-CPUs. (Quelle: P.A. Semi)

Die auf dem Fall Processor Forum erstmals präsentierte PWRficient-Architektur basiert auf der POWER-Architektur von IBM. P.A. Semi hat von IBM eine entsprechende Lizenz erworben. Die PWRficient-Prozessoren mit dem als PA6T bezeichneten Core arbeiten sowohl im 32- als auch 64-Bit-Modus. Ihren Einsatz sollen die PWRficient-CPUs in High-Performance-Computern, Consumer-Elektronik sowie Netzwerk- und Telekommunikations-Devices finden.