FPF: 1,8-GHz-Dual-Core-MIPS64-CPU von PMC-Sierra

Mit dem RM11200 kündigt PMC-Sierra die dritte Generation seiner hoch integrierten 64-Bit-MIPS-Prozessoren mit Dual-Core-Technologie an. Das SoC-Design des RM11200 verwendet zwei neu entwickelte E11K-Cores mit einer Taktfrequenz von 1,8 GHz. Damit ist der RM11200 der schnellste MIPS-basierende Prozessor, wie Markus Levy, President des Embedded Microprocessor Benchmarking Consortium EEMBC, angibt.

Der E11K-Core verwendet eine superskalare siebenstufige Pipeline. Beide Cores des RM11200 besitzen je einen 64 KByte großen L1-Cache für Befehle und einen 32 KByte-L1-Daten-Cache. Jeder Core kann zudem auf einen eigenen 512 KByte fassenden L2-Cache zurückgreifen. Zur Sicherstellung der Cache-Kohärenz zwischen den Cores verwendet PMC-Sierra das MOESI-Protokoll mit fünf Zuständen. Beide Cores sind über einen eigenen Prozessor-Switch miteinander verbunden. Dieser Switch kommuniziert über die XBAR mit den übrigen Funktionseinheiten des RM11200. Die XBAR, die an die AMD64-Architektur erinnert, erlaubt einen Durchsatz von 125 GByte/s bei einer Latenzzeit von nur 3 ns.

Direkt an die XBAR angeschlossen ist der integrierte Dual-Channel-Speicher-Controller. Damit kann der RM11200 DDR2-SDRAM mit bis zu 800 MHz und 8-Bit-ECC-Support ansteuern. Das HyperTransport-Interface ist ebenfalls mit der Schaltzentrale des Prozessors verbunden. Des Weiteren kann der RM11200 mit zwei PCI-Express-x6-Schnittstellen aufwarten, die sich auch als eine x8-Lane konfigurieren lassen. Vier Gigabit-Ethernet-Controller komplettieren das SoC-Design des RM11200 von PMC-Sierra.

Die Fertigung des RM11200 erfolgt in einem 90-nm-CMOS-Prozess. Der Dual-Core-Prozessor kommt in einem FC-BGA-Gehäuse mit 1152 Pins. Erste Samples sollen im zweiten Quartal 2005 verfügbar sein. Der Hersteller gibt für den RM11200 einen geschätzten Preis von 450 US-Dollar an. (cvi)