CPU-Test: Intel Core i7-4770K bringt mehr Leistung

Neue Features der Haswell-Mikroarchitektur

Intel integriert bei den Desktop-Prozessoren mit Haswell-Architektur wie schon bei den Vorgängern mit Ivy-Bridge-Design die CPU-Kerne und die Grafik-Engine auf einem gemeinsamen Siliziumplättchen. Die Mikroarchitektur von Haswell lässt die grundlegenden Pipelines (einzelne Schritte bei der Befehlsabarbeitung) unverändert. Verbessert wurden aber unter anderem die Sprungvorhersagen. Haswell besitzt im Vergleich zu Ivy Bridge auch ein größeres Fassungsvermögen für seine Out-of-Order-Struktur. Beim Out-of-Order-Prinzip werden die Befehle für die optimierte Abarbeitung im Prozessor umsortiert. Das Out-of-Order-Prinzip wird auch bei allen Core-Prozessoren oder AMDs x86-Architekturen verwendet. Haswell kann laut Intel mehr Befehle nach dem Out-of-Order-Prinzip verarbeiten und besitzt die dafür notwendigen Strukturen.

Die Haswell-Architektur besitzt die neue Befehlssatzerweiterung AVX2. Gegenüber den AVX-Instruktionen, die auch die Vorgängerarchitekturen Sandy Bridge und Ivy Bridge beherrschen, sorgt AVX2 mit seinen 256-Bit-Vektoren für den doppelten Durchsatz - sowohl bei einfacher als auch doppelter Präzision. Die neuen AVX2-Befehle sollen unter anderem für eine höhere Performance im HPC-Bereich, bei Audio und Video sowie der Verschlüsselung sorgen. Insbesondere die im AVX2 integrierten neuen FMA-Befehle (Fused Multiply-Add) sollen für einen Geschwindigkeitsschub sorgen.

Eine weitere Architekturneuheit von Haswell ist die TSX-Erweiterung "Transactional Synchronization Extensions". Die Technologie ist ein neuer Ansatz um die Performance von parallelen Threads beim Zugriff auf einen gemeinsamen Speicher zu beschleunigen. Normalerweise werden Locks verwendet, um den parallelen Zugriff auf einen gemeinsamen Speicher zu synchronisieren. Die Lock-basierende Synchronisation ist oft komplex und bremst die Performance. TSX nutzt eine sogenannte "atomare" und "isolierte" Ausführung von Tasks. Ein alternativer Kontrollmechanismus für die Koheränz der Daten soll Deadlocks verhindern und die parallele Programmierung laut Intel stark vereinfachen. Die TSX-Erweiterung sorgt aber nur in Multi-CPU-Umgebungen für Vorteile.

An der Ringstruktur ändert Intel nichts: Wie schon bei Sandy Bridge und Ivy Bridge sind die einzelnen Cores und die Grafik-Engine an den gemeinsamen Last-Level-Cache (LLC) angebunden sind. In einem unidirektionalen Ringbus im LLC lassen sich die Daten transportieren und gemeinsam nutzen.