Im Silicon Valley, San Jose, veranstaltete die Cahners MicroDesign Group vom 9. bis 13. Oktober 2000 das inzwischen 13. Microprocessor Forum. In zwei Konferenz- und drei Seminartagen versuchen die Prozessorhersteller die über 800 Teilnehmer von ihren Vorstellungen und Plänen für die kommenden Jahre zu überzeugen.
Der Auftakt neuester Ankündigungen gebührte Intel. Nur: Auf Überraschungen warteten die Zuhörer umsonst. Intel hatte sein Pulver bereits auf dem eigenen Intel Developers Forum verschossen und konzentrierte sich auf Lobgesänge über die Pentium-4-Architektur. Wenigstens gab es ein paar Neuigkeiten bei den Mobile-Prozessoren.
AMD zeigte den ersten Multiprozessor-Chipsatz für Athlons. Mit neuen Prozessoren hielt man sich aber zurück und wartet lieber die im November stattfindende Comdex ab. Ein paar Informationen sickerten trotzdem durch.
Aber auch abseits von Intel und AMD gab es viele Gigahertz-Prozessoren: Power4 von IBM, Motorolas G4-Prozessoren und als Überraschung 1,2 GHz von VIA. Selbst die Alpha-CPU ist wieder aufgetaucht: mit satten 1,25 GHz. Zum kleinen Highlight wurde jedoch etwas anderes: Micron stellt mit Mamba einen Athlon-Chipsatz mit integriertem 8 MByte großen L3-Cache vor.
Zu einem zentralen Thema auf dem Microprocessor Forum 2000 sind die Information Appliances herangewachsen. Die Geräte für einfachen Internetzugang sollen die nächsten Jahre der Renner werden. Entsprechend will es sich kein Hersteller nehmen lassen, passende Prozessoren dafür anzubieten.
Lesen Sie auf den folgenden Seiten eine Zusammenfassung der wichtigsten Neuheiten des Microprocessor Forums 2000.
Micron: Athlon-Chipsatz mit L3-Cache
Ausgerechnet ein Speicherhersteller präsentiert auf dem Microprocessor Forum eine verblüffende Neuheit: Mamba ist ein DDR -Chipsatz für Athlon-Prozessoren mit einem 8 MByte großen integrierten L3-Cache. Eine Performance-Steigerung von 15 Prozent will Micron damit erreichen.
Absolutes Neuland betritt Micron mit Chipsätzen nicht: Schon vor einem Jahr lies der Speicherhersteller mit dem DDR-Chipsatz Samurai für Intel-Prozessoren aufhorchen. Micron demonstrierte seitdem immer wieder lauffähige Muster. Wegen Lizenzprobleme mit Intel steht jedoch bis heute nicht fest, ob Samurai je auf den Markt kommen wird.
Die Idee hinter Mamba ist laut Micron einfach: Bei heutigen Northbridges liegen bis zu 40 Prozent der Die-Fläche brach. Diese nutzt Micron und füllt sie mit embedded DRAM auf. Den 8 MByte großen Speicher bezeichnet Micron als eCache, dessen Implementierung in mehreren 1 MByte großen eDRAM-Cores erfolgt. Auf dem Die belegen die 1 MByte großen Cache-Streifen eine Fläche von je 4,06 x 1,004 mm. Der Datenpfad zu den Cores ist dabei 128 Bit breit und ermöglicht Bandbreiten von über 9,6 GByte/s.
Mit weiteren Details zum Athlon-Chipsatz Mamba war Micron aber sparsam: Mehr als DDR-SDRAM-Unterstützung, AGP4X und ein 64 Bit breites PCI-X-Interface waren der Präsentation auf dem Microprocessor Forum nicht zu entnehmen. Ebenso schwieg man sich über die Verfügbarkeit aus.
Auf die Nachfrage, ob sich auch VIA Chipsätze mit embedded DRAM in Zukunft vorstellen könnte, kam kein klares Nein. Wichtig aus VIAs Sicht ist, dass der Kosten/Nutzen-Faktor stimmt. Die Cache-Implementierung sei derzeit nicht gerade billig.
VIA: 1,2 GHz Ezra mit SSE
Eine der wenigen Neuheiten bei PC-Prozessoren konnte Glenn Henry, Chef der von VIA aufgekauften Centaur Technology präsentieren: Der C5X-Core soll in der zweiten Hälfte 2001 mit 1,2 GHz Taktfrequenz unter dem Codenamen Ezra kommen.
Der superskalare C5X kann auf eine sehr lange 17-stufige Integer-Pipeline zurückgreifen und pro Taktzyklus zwei Befehle ausführen. Die Ausführungseinheiten arbeiten dabei in-order und asynchron zueinander. Ausnahme sind die beiden MMX-Units: Sie verfahren nach dem out-of-order Prinzip. Eine Neuerung sind auch die beiden SSE-Einheiten. VIA/Centaur verabschiedet sich beim Ezra damit von den bisher verwendeten 3DNow!-Befehlssatz und schwenkt von AMDs auf Intels Multimedia-Erweiterung um.
Ezra verfügt über einen je 64 KByte großen 4-Wege-L1-Cache für Daten und Befehle. Der L2-Cache ist wie beim Samuel zwar nur 64 KByte groß, dafür aber 16fach assoziativ statt 4fach. Das Die des C5X ist durch die 0,13-µm-Technologie mit 55 mm² sehr klein. Aufgebaut in acht Layern kommt der Prozessor auf insgesamt 20 Millionen Transistoren. Durch diese Eckdaten sind beim Ezra niedrige Verlustleistungen und Mobile-Versionen zu erwarten. Details zum Sockel-Typ des Prozessors wurden noch nicht bekannt gegeben.
Im Jahr 2002 kommt Centaur dann mit einem komplett neuen Core auf dem Markt, die CX-Architektur. Mehr als den Namen gab Glenn Henry bei seiner Präsentation aber nicht bekannt.
Samuel 2: Schneller Cyrix-III-Nachfolger
Vor dem Ezra kommt jedoch noch der Cyrix-III-Nachfolger Samuel 2 mit Centaurs C5B-Core auf den Markt. Anfang 2001 ist er mit Taktfrequenzen von 600 bis 733 MHz verfügbar.
Größtes Manko des aktuellen Cyrix III (C5A-Core) war sein fehlender L2-Cache. In Benchmarks machte die CPU gegenüber gleich getakteter Konkurrenz keine gute Figur. Samuel 2 hat deswegen jetzt einen 64 KByte großen L2-Cache spendiert bekommen. Der L1-Cache des C5B-Cores ist mit je 64 KByte für Daten und Befehle unverändert geblieben.
Die auf dem Forum präsentierten Benchmarkwerte zeigen auch sofort die Auswirkungen des L2-Cache. An der grundlegenden Architektur des C5B hat sich gegenüber dem C5A (Cyrix III) kaum etwas geändert.
Benchmark | Celeron 600 | Cyrix III 600 (C5A) | Samuel 2 (C5B) |
|---|---|---|---|
Quelle: Herstellerangaben | |||
Winstone 99 | 19,6 | 17,6 | 19,3 |
OfficeMark v1.2 (relativ) | 1,24 x | 1,10 x | 1,27 x |
3Dmark2000 | 3924 | 2692 | 3444 |
Quake III Demo 1 | 79,3 fps | 49,7 fps | 57,3 fps |
Insgesamt soll der Samuel 2 eine 18 Prozent höhere Performance gegenüber dem Cyrix III haben. Dennoch liegt VIA/Centaur noch immer hinter einem Celeron gleicher Taktfrequenz zurück. Bei den 3D-Benchmarks wird die Schwäche der FPU und 3DNow!-Einheit wieder sichtbar.
Samuel 2 mit seinem C5B-Core kommt mit einem Socket 370 und FSB-Taktfrequenzen von 100 und 133 MHz. Die Core-Spannung wurde gegenüber dem Cyrix III von 1,9 V auf 1,5 V gesenkt. Möglich ist die Spannungssenkung durch Fertigung in einem modernen 0,15-µm-Prozess. Trotz 15,8 Millionen Transistoren (Cyrix III 11,2 Millionen) konnte die Die -Fläche von 75 auf 52 mm² reduziert werden.
Mitte 2001 kommen die Samuel-2-Prozessoren dann mit dem C5C-Core , der gegenüber der C5B-Architektur keine wesentlichen Änderungen aufweist. Neu ist aber der Übergang auf einen 0,13-µm-Prozess und die Senkung der Core-Spannung von 1,5V auf 1,2V. Damit werden die VIA-Prozessoren Mitte 2001 mit 733 bis 867 MHz takten.
Ebenfalls Mitte 2001 kommt VIAs Matthew. Dabei handelt es sich um einen C5C-Core mit integrierter Grafik von S3 und integrierter Northbridge . Damit will VIA seine Information-PCs noch preisgünstiger an den Mann bringen können.
AMD: Multiprozessor-Chipsatz mit MOESI-Cache
Neue Prozessoren gab es von AMD auf dem Microprocessor Forum nicht zu sehen. Vielmehr stellten die Texaner mit dem AMD-760MP den ersten Multiprozessor-Chipsatz für zwei Athlon-Prozessoren vor. Ein lauffähiges System konnte AMD allerdings nur hinter verschlossenen Türen präsentieren: Gezeigt wurde ein Rendervorgang mit 3DStudio Max unter Auslastung zweier Prozessoren. Zu kaufen wird es PCs mit dem AMD-Chipsatz erst nach dem Jahreswechsel geben.
Der AMD-760MP unterstützt das von AMD favorisierte DDR -SDRAM. Maximal 4 GByte PC2100-DDR-SDRAM-Speicher sind möglich. Die Speichermodule können aus bis zu vier Registered DIMMs bestehen. Bei den Modulgrößen sind 64, 128, 256 und 512 MByte möglich. CAS -Latencys von 2, 2,5 und 3 kann der AMD-762 (Northbridge des 760MP) verarbeiten. Für den Servereinsatz unumgänglich ist auch der ECC -Support. AGP4X, ATA/100 sowie 32- und 64-Bit PCI-Busse mit 33 oder 66 MHz stehen ebenfalls auf der Featureliste des AMD-760MP-Chipsatzes.
Eine Besonderheit des Chipsatzes ist sein Cache-Handling, mit dem der 760MP Speicherzugriffe reduziert und somit die Systemperformance erhöht. Das Verfahren nennt sich MOESI und ist das erste x86-Cache-Verbindungs-Protokoll.
MOESI nutzt folgendes Prinzip: Prozessor 0 führt einen Schreibzugriff auf den Speicher aus (über den Chipsatz). Bei diesem Vorgang wird gleich eine komplette Cache-Line aus dem Speicher eingelesen. Erfolgt jetzt eine Lesebefehl von Prozessor 1 auf den gleichen Speicherbereich, den Prozessor 0 schon im Cache und nicht verändert hat, leitet der 760MP die Anfrage direkt an den schnellen Cache von Prozessor 0 weiter. Ein langsamer Zugriff auf den Hauptspeicher bleibt aus. Damit steigt nicht nur die Performance, sondern auch der Speicherbus wird entlastet.
Auch mit Durons, die ebenfalls multiprozessorfähig sind, kommt der AMD-760MP-Chipsatz zurecht, so Bob Mitton, Division Marketing Manager Workstation Products, in einem Interview mit tecChannel.de. Bei dieser Gelegenheit stellte sich auch heraus, dass der von vielen bereits auf dem MPF erwartete Mustang erst auf der Comdex im November präsentiert wird. Mustang ist die Server-Version des Athlons und bekommt einen größeren L2-Cache spendiert.
AMDs 64-Bit Prozessor Sledgehammer soll zudem in mehreren Versionen auf den Markt kommen, so Bob Mitton. Damit meinte der AMD-Repräsentant wohl den Clawhammer mit abgespecktem Cache, der in Highend-Desktop-PCs Einzug halten soll.
Intel: Pentium-4-Werbetrommel
Nur keine unvorsichtigen Neuankündigungen, lautete wohl das Motto bei Intel. Zu oft musste man in letzter Zeit Rückzieher (Timna), Bugs (Pentium-4-Chipsatz) und Verzögerungen (Itanium) bekannt geben. Die erhoffte Vorstellung der multiprozessorfähigen Server-Version des Pentium 4, Codename Foster, blieb aus.
Dafür bekam man zu hören, dass der Pentium 4 für die Herausforderungen des Visual Internets notwendig ist. Mit seiner skalierbaren NetBurst-Architektur und der neuen Multimediaerweiterung SSE2 soll er für künftige Audio- und Videoanwendungen gewappnet sein. SSE2 ist die Weiterentwicklung der SSE -Einheit des Pentium III. Sie beinhaltet 144 neue Befehle sowie 128-Bit SIMD Integer Arithmetik und 128-Bit SIMD Double Precision Floating Point Operationen.
Der Pentium 4 geht Ende November 2000 mit 1,4 GHz an den Start. Eine schnelle Steigerung auf über 2 GHz ist durch die für hohe Frequenzen ausgelegte Architektur möglich. Verantwortlich dafür ist unter anderem die mit 20 Stufen sehr lange Hyper-Pipeline, die 128 Micro-Ops gleichzeitig verarbeiten kann. Wichtig bei langen Pipelines ist eine hohe Trefferquote bei der Sprungvorhersage. Intel setzt beim Pentium 4 die nach eigenen Angaben beste Branch Prediction auf dem Markt ein. Sie verschätzt sich im Durchschnitt um ein Drittel weniger als die des Pentium III. Den Branch Target Buffer hat Intel gleichzeitig um die 8fache Größe des Pentium III auf 4 KByte erhöht.
Gefüttert wird die Hyper-Pipeline des Pentium 4 von einem Trace Cache. Der Trace Cache ist ein erweiterter L1-Cache für Befehle und speichert bis zu 12 KByte dekodierter Micro-Ops. Er füttert die schnellen Ausführungseinheiten des Pentium 4 und verhindert Wartezeiten durch Befehlsdekodierung. Laut Intel ist der Trace Cache einer der zentralen Performancebringer im Pentium 4. Der L1-Cache für Daten ist mit 8 KByte dagegen relativ klein ausgefallen.
Zu den schnellen Execution Units des Pentium 4 zählen die vier mit doppelter Taktfrequenz arbeitenden ALU s. Bei Integer-Befehlen reduzieren sich Laufzeitverzögerungen durch die Taktverdopplung erheblich: Beim Pentium III mit 1 GHz beträgt die Latency der ALU 1000 ps, der Pentium 4 mit 1,4 GHz lässt nur noch 360 ps verstreichen. Auch die Latency zum L1-Cache hat sich mit 1440 ps gegenüber 3000 ps deutlich verringert.
Das System-Inferface (FSB ) des im 0,18-µm-Prozess gefertigten Pentium 4 erlaubt Datentransferraten von maximal 3,2 GByte/s. Möglich macht es beim Pentium 4 ein mit 400 MHz betriebener FSB. Die wirkliche Taktfrequenz beträgt jedoch nur 100 MHz. Durch die Quad-Pumped-Technik werden aber mit jedem Takt vier Datenpakete übertragen. Die gleiche Bandbreite von 3,2 GByte/s des FSB besitzt auch das Speicherinterface erster Pentium-4-Systeme. Der Pentium-4-Chipsatz i850 nutzt zwei Rambus -Kanäle mit je 1,6 GByte/s maximaler Datentransferrate.
Intel: Mobile-Prozessoren
Bei den Mobile-Prozessoren geht Intel in Zukunft zwei Richtungen: Höchste Performance für Power-Notebooks und niedrigster Stromverbrauch bei Prozessoren für Ultralight-Notebooks.
Die Power-Notebooks im Fullsize-Format können bereits im ersten Halbjahr 2001 mit dem 1-GHz-Mobile-Pentium-III rechnen. Bei einer Core-Spannung von 1,7 V und dem 0,18-µm-Prozess ist allerdings kein Stromsparwunder zu erwarten. Ab Mitte 2001 mit Einführung des 0,13-µm-Prozesses folgen Pentium IIIs mit über 1 GHz Taktfrequenz und gesenkter Core-Spannung. Im Jahr 2002 steht eine komplett neue Architektur mit Zielrichtung Fullsize-Notebooks auf der Roadmap: Der Pentium 4 wird wohl mobil.
Wie wichtig Intel auf der anderen Seite aber Mobile-Prozessoren mit niedriger Verlustleistung sind, ist der Ankündigung vom Durchbruch der 1-V-Barriere zu entnehmen. Bereits Anfang 2001 kommt der Low-Voltage-Mobile-Pentium-III mit 500 MHz und nur 1 V Core -Spannung. Im typischen Betrieb soll der Prozessor laut Intel nur 400 mW Verlustleistung haben. Verantwortlich dafür ist IMVP II: Intel Mobile Voltage Positioning II sorgt für einen extrem schnellen Wechsel zwischen aktiven und Sleep-Modus, und reguliert entsprechend schnell die dafür notwendigen Spannungslevel. Mit Einführung des 0,13-µm-Fertigungsprozesses zur Jahresmitte von 2001 stehen dann Mobile-PIII-Prozessoren mit weniger als 1 V Core-Spannung auf Intels Roadmap.
Nicht ohne Grund forciert Intel die Entwicklung von stromsparenden Mobile-Prozessoren: Die dünnen und leichten Notebooks werden nach Intels Angaben in den nächsten beiden Jahren einen Marktanteil von 60 Prozent erreichen.
Die Ankündigung der 1-V-Barriere zielt natürlich auch gegen die Konkurrenz, allen voran Transmeta. Dessen Stromsparwunder Crusoe kommt noch diesen Monat im Sony PictureBook auf dem Markt. Fujitsu, IBM und andere Hersteller folgen mit Transmeta-Notebooks . Auch AMDs K6-II+ Prozessor mit PowerNow! scheint langsam ins Rollen zu kommen. Unter anderem baut Sonys neues Einsteiger-Notebook Vaio F801 darauf. Und VIA schickt mit den Cyrix-III-Prozessoren mit Longhaul-Technik einen weiteren Konkurrenten ins Feld der stromsparenden Notebook-CPUs.
IBM & Samsung: Heiße 64-Bitter
Wenn Intel mit dem Itanium und AMD mit dem Sledgehammer 2001 ihre 64-Bit-Prozessoren auf Markt bringen, bläst ihnen ein starker Wind entgegen. IBM bringt in der ersten Jahreshälfte 2001 den Power4, ein Prozessor mit zwei CPUs auf dem Die und Taktfrequenzen ab 1 GHz. Einiges erwarten darf man sich auch von Samsungs Alpha-Prozessor: Der 21264E taktet mit 1,25 GHz und kommt Mitte 2001.
IBM Power4
IBM fertigt den Power4 mit sieben Metall-Layern in Kupfertechnik und Silicon-on-Insulator (SOI) in einem 0,18-µm-Prozess. Die zwei im Multiprozessor-Betrieb arbeitenden CPUs des Power4 können Befehle auf je acht Ausführungseinheiten aufteilen. Der Power4 besitzt eine umfangreiche Cachestruktur: Beide superskalaren Cores weisen einen 32 KByte L1-Cache für Daten und einen 64 KByte L1-Cache für Befehle auf. Hinzu kommen drei unabhängige L2-Caches mit je 0,5 MByte Größe in 8fach assoziativer Organisation. Dem L2-Cache flanscht IBM noch einen externen L3-Cache mit 32 MByte Größe an. Der Memory-Controller für den 8fach assoziativen L3-Cache befindet sich auf dem Power4-Chip.
IBM wartet beim Power4 aber mit einer weiteren Besonderheit auf: Ein Multichip-Modul (MCM) fasst vier Power4-Chips zu einer Multiprozessoreinheit mit insgesamt dann 8 Cores zusammen. Die Verbindung übernimmt IBMs GX-Bus mit einer Bandbreite von mehr als 4 GByte/s. Das Spiel der Parallelisierung kann noch weiter gehen. Vier Module lassen sich zu einem System mit dann 32 Prozessorkernen zusammenfassen.
Samsung Alpha 21264E
Die mit 1,25 GHz getaktete Alpha-CPU ist 6fach superskalar aufgebaut. Sie besitzt vier Integer- und zwei Floating-Point-Einheiten. Ein 128 KByte großer L1-Cache steht zu je 64 KByte Daten und Befehlen zur Verfügung. Samsung erweitert den von Compaq lizenzierten Core um einem schnellen On-Die L2-Cache mit 1,85 MByte Puffergröße in 14-Wege-assoziativer Organisation. Der 21264E ist damit der erste Alpha-Prozessor mit einem On-Die-L2-Cache. Die Taktfrequenz des L2-Caches beträgt 417 MHz (DDR) und erlaubt Cache-Transferraten von 13 GByte/s. Samsungs On-Die-Cache soll den Alpha um 30 Prozent schneller machen als eine Version mit 8 MByte großem externen L2-Cache.
Die Samsung Alpha-CPU ist aus der hohen Anzahl von 140 Millionen Transistoren im 0,18-µm-CMOS-Prozess aufgebaut. Das Die breitet sich auf eine Fläche von 297 mm² aus. Die Pin-Anzahl des 21264E ist mit 675 nicht minder groß. Künftige Alpha-Prozessoren sollen ab 2002 mit Hilfe der SOI -Technologie dann mit 1,5 GHz Taktfrequenz ins Rennen gehen.
Apple & Motorola: Bald mit 1 GHz
Motorola, Apples Hoflieferant für Prozessoren, tritt mit dem Apollo G4 dem Klub der Gigahertz-Prozessoren bei. Die hohen Frequenzen erreicht Motorola durch Verwendung der Silicon-on-Insulator-Technik (SOI). Unter Verwendung der bekannten V'Ger-Architektur erreicht Motorola durch SOI eine Taktfrequenzsteigerung von 22 Prozent.
Bei der SOI-Technik sind die einzelnen Transistoren durch eine vergrabene Oxidschicht dielektrisch vollkommen voneinander isoliert. Es gibt weniger Verlustströme und die Transistoren können schneller schalten als bei herkömmlicher CMOS-Technik.
Der superskalare Apollo G4 besitzt eine 7-stufige Pipeline sowie elf Ausführungseinheiten (Execution Units). Darunter befinden sich auch die vier AltiVec-Einheiten, die Multimedia- und Grafikanwendungen beschleunigen sollen. Die AltiVec-Architektur von Motorola kann 128-Bit-Wörter verarbeiten. Ähnlich zu Intels MMX/SSE-Erweiterung wurden für Motorolas Vektor-Unit insgesamt 162 spezielle Instruktionen entwickelt. AltiVec mit ihren 128 Bit breiten Registern kann bis zu 16 Befehle gleichzeitig in einem einzigem Taktzyklus verarbeiten.
Der L1-Cache des Apollo ist aus je 32 KByte großen Cache für Daten und Befehle aufgebaut. Ein 256 Bit breiter Datenpfad verbindet den L1-Cache mit dem L2-Cache. Dieser befindet sich auf dem Die und ist 256 KByte groß. Zusätzlich unterstützt der Apollo einen bis zu 2 MByte großen L3-Cache mit einer Bandbreite von 5,3 GByte/s. Die Leistungsaufnahme des im 0,18-µm-Prozess gefertigten 1-GHz-Prozessors gibt Motorola mit durchschnittlichen 23 Watt an.
Motorola will mit Apollo G4 im ersten Quartal 2001 an den Start gehen. Das derzeitige Spitzenmodell MPC7410 aus Motorolas G4-Serie taktet nur mit 500 MHz.
IAs: Markt mit Potenzial
Einig war man sich auf dem Microprocessor Forum 2000, dass sich mit den Information Appliances (IA) in den nächsten Jahren ein großer neuer Markt entsteht. Als treibende Kraft für die Entwicklung von IAs gilt das Internet. Die Idee hinter den Information Appliances heißt: anwenderoptimierter und kostengünstiger Zugriff auf die digitalen Medien, allen voran das Internet. Wichtig ist auch, dass die IAs leicht und klein sind, sodass man sie überall hin mitnehmen kann.
In einem ganztägigen Seminar am Eröffnungstag des Microprocessor Forums klärte Steve Leibson, Chefredakteur des renommierten Microprocessor Reports, über Funktion und Anforderungen von IAs auf. Zu IAs zählen unter anderem WebPads, PDAs, MP3-Player oder auch Set-Top-Boxen. Die Geräte sollten dabei auf eine Funktion, wie beispielsweise E-Mails abrufen, zugeschnitten sein. Viele IA-Geräte der ersten Generation enthalten noch zu viele Funktionen. Die Folge ist eine komplizierte Bedienung und zu teure Preise. Information Appliances sind nach Steve Leibsons Meinung nur vom Erfolg gekrönt, wenn sie nicht die 300-US-Dollar-Grenze überschreiten. Ansonsten greifen viele doch wieder auf den PC zurück, weil die Zusatzlösung eines IAs für unterwegs oder das Wohnzimmer zu teuer ist.
Der Knackpunkt ist bei Information Appliances ist heute noch das Display. Es verschlingt oft die Hälfte der Kosten eines IAs und ist entscheidend für die Darstellungsqualität der digitalen Informationen und somit auch der Akzeptanz der Geräte beim Käufer.
Einen ausführlichen Report zu den Information Appliances finden sie hier.
IAs: Prozessorenflut
Information Appliances verlangen nach speziellen Prozessoren: Sie sollen in erster Linie billig sein, möglichst wenig Strom verbrauchen und am besten gleich viele Funktionen im Chip integriert haben. Genügend Performance sollten sie wegen Audio- und Video-Applikationen mitbringen.
Auf dem Microprocessor Forum nutzten viele Hersteller die Gelegenheit, ihre neuesten Kreationen vorzustellen:
ARM kündigt für seine Architektur SIMD Multimedia Erweiterungen an. Audio- und Video-Applikationen sollen in PDAs um bis zu vier Mal schneller werden. Als zweite Neuheit hat ARM Jazelle vorgestellt. Dabei handelt es sich um eine Erweiterung zur Beschleunigung von Java-Applikationen.
picoTurbo stellt den hoch getakteten pT-120 Prozessor vor. Die auf dem ARM-Core basierende CPU gibt es mit Taktfrequenzen von 400 bis 500 MHz. Zum Vergleich: Intels StrongARM taktet derzeit bei gemächlichen 206 MHz und gilt als stärkster ARM-Prozessor.
LSI Logic wartet mit dem EZ4021 auf. Die 64-Bit-MIPS-Architektur taktet mit 250 MHz und benötig nur 2,6 mW/MHz. Der Chip taktet mit 250 MHz und soll sich durch sein EasyMacro-Konzept besonders für SOC-Designs (System on Chip) eignen.
Toshiba geht mit dem TX79 ins Rennen. Basierend auf einer 64-Bit-MIPS-Architektur kann Toshibas IA-Prozessor noch eine 128 Bit breite Multimedia-Vektor-Erweiterung aufweisen. Die Taktfrequenz beträgt 200 MHz.
STMicroelectronics und Hewlett-Packard stellen den ST200 vor. Das erste Produkt der neuen Lx-Prozessorfamilie basiert auf einer VLIW-Architektur, die für Multimedia-Applikationen optimiert ist. Der ST200 taktet mit 300 MHz und ist in 0,25-µm gefertigt. Eine 0,18-µm-Version soll mit 400 MHz takten.
Motorola erweitert seine 68000er-Familie mit dem V4 ColdFire. Die superskalare CPU ist multiprozessorfähig und verfügt über zwei RAM-Ports. Der ColdFire startet mit Taktfrequenzen von 225 MHz.
Fazit
Die Highlights aus PC-Sicht sind schnell aufgezählt: der 1,2 GHz VIA-Prozessor und Microns Mamba-Chipsatz mit 8 MByte L3-Cache. Intel verriet mit dem Pentium 4 nicht wirklich Neues und von AMD gab es nur den Multiprozessor-Chipsatz AMD-760MP zu sehen. Dass Intels Mobile-Prozessoren bald mit 1 GHz takten, war eh klar. Interessanter war da schon die Ankündigung, die Core-Spannung bald auf 1 V senken zu können.
Klar wurde auch, dass es Intel und AMD mit ihren kommenden 64-Bit-Server-Prozessoren nächstes Jahr nicht leicht haben werden. IBMs Power4 gilt als eine der viel versprechendsten Architekturen und geht im ersten Halbjahr 2000 gleich mit 1-GHz-Taktfrequenz ins Rennen. Nicht zu unterschätzen ist die wieder aufgetauchte Alpha-CPU: Samsung hat den 21264E mit einem schnellen On-Die L2-Cache ausgestattet und taktet ihn mit 1,25 GHz.
Eine Menge tut sich auch bei den Prozessoren für Information Appliances: Hohe Taktfrequenzen, Multimedia- und Java-Erweiterungen, einfaches SOC-Design und natürlich niedrige Leistungsaufnahmen wappnen die Prozessoren für die wachsenden Anforderungen künftiger PDAs und WebPads. cvi)