MPF: Fujitsus SPARC64 VI vor Vollendung

11.10.2006
Fujitsu gibt auf dem Fall Microprocessor Forum die finalen Details zum SPARC64 VI bekannt. Die Dual-Core-CPU beherrscht ein Vertical Multi-Threading. Der SPARC64 VI soll Ende 2006 mit 2,4 GHz Taktfrequenz debütieren.

Der Fujitsu SPARC64 VI mit Code-Namen „Olympus“ tritt Ende 2006 die Nachfolge der aktuellen SPARC64-V-Prozessoren an, die mit Taktfrequenzen bis 2,16 GHz arbeiten. Ihren Einsatz finden die noch aktuellen Single-Core-CPUs in den eigenen Workgroup-, Midrange- und Enterprise-Servern der Primepower-Serien 250,450, 650, 850, 900, 1500 und 2500. Die Fertigung der SPARC64-V-Prozessoren erfolgt seit September 2004 im 90-nm-Prozess.

Die Ablösung des SPARC64 V ist dringend notwendig. Die Performance des Single-Core-Prozessors hinkt der Konkurrenz besonders in Mehrwegesystemen weit hinterher, wie Sie in unserem Artikel Ultimativ & offiziell: Die schnellste CPU-Architektur nachlesen können.

Der SPARC64 VI arbeitet im Gegensatz zum Vorgänger mit Dual-Core-Technologie. Die Architektur der beiden Cores basiert auf dem SPARC64 V.

Beide Cores greifen beim SPARC64 VI auf einen gemeinsamen On-Die-L2-Cache mit 6 MByte Fassungsvermögen zu. Die zweite Pufferstufe besitzt eine 12fach assoziative Organisation. Dem SPARC64 V stehen maximal 4 MByte zur Verfügung. Den Datenpfad zum L2-Cache vergrößerte Fujitsu von 64 auf 256 Bit. Die L1-Caches bleiben mit je 128 KByte für Daten und Befehle unverändert. Zu den Architekturerweiterungen der SPARC64-VI-Cores zählen unter anderem eine verbesserte Sprungvorhersage, eine schnellere Fused-Multiply-Accumulate-Ausführung (FMA) sowie verdoppelte TLBs.

Mehr Performance durch VMT & Dual-Core

Fujitsu implementiert beim SPARC64 VI erstmals ein sogenanntes „Vertical Multi-Threading“ - VMT. Das Event-gesteuerte Threading arbeitet ähnlich wie in Intels Itanium 2 9000. VMT erlaubt die gleichzeitige Abarbeitung von zwei Threads.

Die Implementation von VMT benötigt laut Fujitsu zirka zwei Prozent mehr Die-Fläche pro Core. Dabei soll der Olympus mit VMT eine bis zu 20 Prozent höhere Performance erreichen. Mit VMT sinkt der L2-Cache-Miss deutlich, er wird effektiv „versteckt“. Eine Performancesteigerung mit VMT wird natürlich nur bei multi-threaded programmierten Anwendungen erreicht. Die Thread-Anzahl sollte höher sein als die Core-Anzahl.

Die Integer-Performance des SPARC64 VI ist laut Fujitsu pro Core identisch mit dem SPARC64 V – bei gleicher Taktfrequenz. Pro Sockel verdoppelt sich aber durch die Dual-Core-Technologie und erhöhte Taktfrequenz die Ganzzahlengeschwindigkeit.

Bei den Fließkommaberechnungen bietet der SPARC64 VI pro Core aber eine 25 Prozent stärkere Performance. Hier profitiert die neue CPU von der höheren Bandbreite des Systembusses. Außerdem arbeitet der SPARC64 VI mit vier Write Ports im FP-Register-File.

Hohe Betriebssicherheit

Den SPARC64 VI „Olympus“ stattet Fujitsu mit zusätzlichen RAS-Features aus. So beherrscht die CPU beispielsweise eine dynamische Cache-Größen-Reduzierung. Treten Defekte in den Cache-Lines auf, so deaktiviert Olympus diese Bereiche. Dieses Verfahren klingt ähnlich wie Intels Pellston-Technologie beim Itanium 2 9000. Beim SPARC64 VI sind zusätzlich alle 1-Bit-Fehler im L1- und L2-Cache per ECC korrigierbar. Außerdem legt Fujitsu über alle Pipeline-Schritte wie Fetch und Dispatch sowie den Ausführungseinheiten eine Paritätsprüfung.

Die Fertigung des SPARC64 VI mit dem hauseigenen 90-nm-Kupfer-Prozess erfolgt mit zehn Layern. Der Prozessor wird aus 540 Millionen Transistoren aufgebaut sein. Diese breiten sich auf einem 20,38 x 20,67 mm großem Die aus. Für die Kommunikation kommt der SPARC64 VI mit "relativ genügsamen" 412 Signal-Pins aus.

Fujitsu gibt für den SPARC64 VI eine maximale Energieaufnahme von 120 Watt an. Im typischen Betrieb soll sich die 64-Bit-CPU mit 80 Watt begnügen. Laut Fujitsu entfallen dabei 25 Watt auf Leckströme, die restlichen 55 Watt benötigt der Prozessor für die eigentliche Arbeit. (cvi)

tecCHANNEL Preisvergleich & Shop

Produkte

Info-Link

Prozessoren

Preise und Händler