Frühstücksfernsehen auf ABC, Montagmorgen. Der Sprecher des Mineralölkonzerns Chevron zeigt sich auf Fragen zu den neuesten Preiserhöhungen rund um San Jose sichtlich überrascht: "Das hier ist das Silicon Valley - da können wir doch verlangen, was wir wollen!" In der Tat spielt Geld hier keine Rolle. Ein einfaches Motelzimmer kostet 100 Dollar pro Nacht, Hotels mit westlichem Standard sind erst für das Doppelte zu haben. Wo eine der reichsten Industrien der Welt sitzt, werden deren Vertreter eben von allen Wirtschaftszweigen ordentlich geschröpft. Auch wer hier eine jährliche Veranstaltung, wie das schon zum zwölften Mal stattfindende Microprocessor Forum etablieren will, darf nicht kleckern, sondern muss klotzen.
Die Verlagsgruppe Cahners Microdesign Resources hält die Konferenz im ersten Haus am Platze ab, dem Fairmont Hotel in San Jose. Cahners hat seinen noblen Ruf zu verteidigen. Das Zugpferd der Gruppe, der werbefreie Newsletter "Microprocessor Report", kostete im letzten Jahr rund 1,20 Dollar pro Seite. Auch die Konferenzgebühren des gesamten Forums von 3500 Dollar passen in diesen Rahmen. Dafür präsentiert dort fünf Tage lang alles, was in der Mikroprozessor-Branche Rang und Namen hat, neue Produkte und Technologien. Diese für den außenstehenden Beobachter überraschende Offenheit konkurrierender Unternehmen ist jedoch nur oberflächlicher Natur. So gab ein am Ende der Veranstaltung befragter Firmenvertreter an, nichts wesentlich Neues erfahren zu haben. Es sei aber immer wieder gut, die Erkenntnisse über die Pläne der Konkurrenz auch in der Öffentlichkeit bestätigt zu sehen. Das sei eben "the way of the valley" - man kennt sich, spricht miteinander, und spätestens nach zwei Jahren wechselt man ohnehin die Abteilung oder gleich die Firma. Die wirklich großen Geheimnisse bleiben auf das "Wie" eines neuen Produkts beschränkt, und nicht auf das "Was".
Intel: Itanium, Coppermine - und Timna
Dieses "Wie" gibt insbesondere Intel zur ersten 64-Bit-CPU des Hauses nur scheibchenweise preis. Diese Politik brachte Intel in einer Podiumsdiskussion frechen Spott ein: "Das ist der längste Striptease der Geschichte!" frotzelte ein IBM-Mitarbeiter. Schon vor zwei Monaten hatte der Prozessorprimus auf dem Intel Developer Forum voller Stolz das "first silicon" des Prozessors gezeigt. Wer sich aber auf dem Forum damit gemessene Benchmarks oder Angaben zur Taktfrequenz erhofft hatte, war umsonst nach San Jose gepilgert.
Immerhin hat das Kind jetzt einen Namen, "Merced" war ja nur der Codename für die Entwicklung. Schon am Montag gab der Gründer des Microprocessor Report, Michael Slater, ganz beiläufig "Itanium" als Produktbezeichnung für Intels neues Baby bekannt. Die leichte und robuste Titan-Legierung, englisch "Titanium", mag hier die Marketingabteilung inspiriert haben. Oder die Tatsache, dass das Gehäuse der CPU auch äußerlich titanische Leistung vermuten lässt.
Wer "IT" für "Information Technology" und "Anium" auseinander nimmt, kommt auch auf "Anius", einen der Söhne des Apoll. Er bot dem von den Trojanern verfolgten Aeneas Zuflucht auf der Insel Delos. "Itanium" also als Zuflucht für alle IT-Geplagten? Mit dem Namen könnte Intel auch noch Probleme mit Bluemoney bekommen, denn deren E-Commerce-Server für Unix heißt "Titanium" - aber da haben die Anwälte sicher schon vorgesorgt.
Linux und Windows laufen schon
Unix, besser gesagt, Linux, ist neben dem NT-basierten Windows64 auch eines der beiden Betriebssysteme, die Intel auf Itanium schon zeigen konnte. Insgesamt sollen es vier sein, die später auf dem Itanium laufen sollen. Welche die beiden anderen sind, wollte Intels Chefingenieur und Manager der IA-64-Mikroarchitektur, Harsh Sharangpani, in seinem Vortrag nicht sagen. Statt dessen flogen seine 23 Folien in 35 Minuten nur so am Publikum vorbei. Statt dem, was jeder gern gesehen hätte, nämlich Benchmarks, gab es schwer verdauliches zur Architektur des Itanium.
Intels neue Designphilosophie für den Itanium heißt "EPIC", Explicit Parallel Instruction Computing. Die zehnstufige Pipeline der CPU arbeitet nicht mehr mit "Out-of-Order Execution", bei der die Befehle im Prozessor neu angeordnet werden, sondern "In-Order". Dabei muss dann der Compiler die Kommandos in eine optimale Reihenfolge bringen. Intel verfolgt mit dem Itanium und folgenden IA-64-Prozessoren massiv das Ziel des "Instruction Level Parallelism", ILP. Eine Alternative im CPU-Design ist der "Thread Level Parallelism", (TLP), bei der zum Beispiel mehrere Threads in einer CPU ablaufen, oder gleich mehrere Prozessorkerne zu einem zusammengefasst werden.
Itanium: Lange Pipelines und lange Wartezeiten
Damit die mit zehn Stufen sehr lange Pipeline immer genug zu tun hat, verfügt Itanium über zwei Load/Store-Einheiten, die zudem eine neue Funktion namens "Speculative Loads" besitzen: Wahrscheinlich bald benötigte Daten kann sich die CPU holen, bevor ein Programm sie wirklich anfordert. Das hält andere Speichertransfers nicht auf. Bei einem Seitenfehler wird das spekulative Laden einfach abgebrochen, weil die Daten ja nicht wirklich sofort erforderlich wurden. Ein Decoder füttert die Load/Store-Einheiten, die sechs Befehle pro Takt verarbeiten sollen. Für Integer und MMX stehen je vier Ausführungseinheiten bereit, für Gleitkommaoperationen sind es zwei, bei SSE wiederum vier. Bei derart vielen Execution Units und einer so langen Pipe braucht Itanium riesige Bandbreiten zum Speicher - in den bisherigen Designs ist aber nur SDRAM vorgesehen. Das will Intel neben dem obligatorischen L1- und L2-Cache auf dem Die mit einem 4-MByte-großen externen L3-Cache ausbügeln. Über die Größe der beiden anderen Caches schwieg der Prozessorprimus sich noch aus.
Ebenfalls schwammig waren Sharangpanis Aussagen zur immer wieder vermuteten Schwäche des Itanium mit 32-Bit-Code. Intel gibt sich nun selbstbewusster: Von einer "Emulation" ist nicht mehr die Rede, sondern von "direkter Ausführung von 32-Bit-Code" und "voller Itanium Performance". Was das heißt, soll sich ab Mitte 2000 zeigen. Schon jetzt will Intel Vorserienmuster des Itanium an die Hersteller von Servern und Workstations ausliefern.
Coppermine als Athlon-Killer?
Ab 25. Oktober gibt es Intels neuesten Desktop-Prozessor zu kaufen. Die bislang als "Coppermine" gehandelte CPU wird schlicht wieder "Pentium III" heißen, aber mit 700 MHz (100 MHz FSB) und 733 MHz (133 MHz FSB) ausgeliefert werden. Zu diesem Termin ist vielleicht auch mit dem verspäteten 820-Chipsatz zu rechnen. Wenn's nicht klappt, nimmt man für den 733er Coppermine halt den Apollo Pro 133 von Via. Wer keinen AGP-Steckplatz braucht, kann den schnellsten Pentium III aber auch in eine Platine mit Intels 810E samt Onboard-Grafik stecken. Für professionelle Grafik-Anwendungen und Spiele macht das freilich keinen Sinn, für technische und andere rechenintensive Programme mag der 810E aber eine Alternative sein.
Als Alternative zum Athlon mit 700 MHz will Intel die neuen Pentium III auch positionieren. Dazu muss er schneller als die Katmai-basierten CPUs mit bis zu 600 MHz werden. Die größte Neuerung ist folglich auch der 256-KByte-große L2-Cache, der direkt auf der Chipfläche sitzt. Er arbeitet mit vollem CPU-Takt, also bis zu 733 MHz. Auch bei noch höherem Takt soll der Cache nicht mehr zur Bremse oder zum Kostenfaktor werden. Bisher mussten die externen SRAM-Chips zum Teil teuer zugekauft werden, die Verfügbarkeit der Prozessoren richtete sich immer auch nach der der Caches.
Marketing mit ATC und ASB
Die neue L2-Einheit des Coppermine arbeitet achtfach assoziativ, eine volle Cache Line soll der Prozessor in nur zwei Takten übertragen können. Die Latenz des L2-Cache will Intel geviertelt haben. Ob dieser Neuerungen nennt Intel das Konzept jetzt "Advanced Transfer Cache" (ATC). Beim neuen Design rund um den bestehenden Pentium-III-Kern spendierte Intel dem Coppermine auch neue Puffer, damit der L2-Cache möglichst wenig durch Operationen im Hauptspeicher gestört wird: sechs statt vier Fill Buffer, acht statt vier Einträge in der Bus Queue und vier statt einem Writeback Buffer. Das hat natürlich auch eine schöne Marketing-Bezeichnung namens "Advanced System Buffering" (ASB).
Coppermine mit 28 Millionen Transistoren, Timna für 60 Dollar
Mit all diesen Erweiterungen kommt der Coppemine auf 28 Millionen Transistoren, die in sechs Metall-Layern untergebracht sind. In vier Fabriken will Intel den Prozessor fertigen. Ob man das Klassenziel erreicht hat, dem Athlon von AMD bei gleichem Takt wieder die Performance-Krone abzujagen, wollte Intel nicht ausdrücklich sagen. In seinem Vortrag zitierte Product Architecture Manager Jim Wilson daher relative Werte anhand der SPEC-Benchmarks. Im Vergleich zum bisherigen Pentium III mit 512 KByte L2-Cache mit halbem CPU-Takt soll Coppermine bei Integer-Befehlen zwölf Prozent schneller werden. Bei Gleitkommaoperationen will Intel 20 Prozent mehr Leistung erreichen.
Dank des schnellen und optimiert angebundenen L2-Cache skaliert Coppermine jetzt besser mit dem CPU-Takt, auch bei über 800 MHz soll der Cache noch gleich effektiv sein. Mit 800 MHz scheint dann das Ende der Fahnenstange für die Pentium-II/III-Ära erreicht zu sein, die mit 233 MHz begonnen hat. Mitte nächsten Jahres will Intel das komplett neue Design des nächsten 32-Bit-Prozessors "Willamette" vorstellen, zu dem aber noch eisernes Schweigen herrscht.
Timna: Der halbe PC in einem Chip
Über ein anderes Intel-Projekt namens "Timna" sickerten auf dem Forum jedoch schon Gerüchte durch. So soll Intel Mitte nächsten Jahres aus einem Celeron, der 752-Grafik und einer neuen Northbridge mit Rambus-Support einen All-in-One-Prozessor backen. Mit den auch kolportierten 50 bis 60 Dollar für einen Timna wäre Intel bei den billigsten PCs damit wieder stark im Geschäft, bisher macht hier AMD mit dem K6-2 das Rennen. Ein solches "System on a Chip" (SoC) wäre auch ideal für PC-basierte Set-Top-Boxen und andere "Appliances", denn damit lässt sich die Boardgröße nochmals drastisch reduzieren. Ein anderer Name für das Timna-Projekt wurde als "Celeron III" angegeben - das würde mit dem dann immer noch aktuellen Pentium III schön ins Marketingkonzept passen. Als "Celeron II" kann man den derzeitig lieferbaren Chip mit 128 KByte L2-Cache (Mendocino) bezeichnen, der erste Celeron (Covington) kam ganz ohne L2-Cache daher.
AMD: Neue Athlons, Sockel - und Sledgehammer
Am Athlon hängt, zum Athlon drängt doch alles - jedenfalls bei AMD. Das Gold der Chipschmiede wird nun noch einmal etwas aufgewertet. Fred Weber, AMDs Vizepräsident für die Entwicklung von Prozessoren, stellte zunächst die 700-MHz-Variante des Athlon vor, zu der sie auf tecChannel den ersten ausführlichen Test finden. Auch der 700er Athlon basiert noch auf AMDs Aluminium-Prozess in 0,25 Mikron, Intel schafft hier mit Ach und Krach noch 600 MHz. Die Athlons mit bis zu einem Gigahertz in Kupfertechnik sollen im Laufe der nächsten drei Monate aus der neuen Fab 30 in Dresden kommen. Die Alu-Athlons stellt AMD in der Fab 25 in Austin, Texas her.
Athlon für Server, aber ohne Rambus
Nächstes Jahr soll der Athlon dann auch servertauglich gemacht werden. Der Prozessor selbst bekommt dafür ein beziehungsweise zwei MByte L2-Cache spendiert, der FSB wird mit dem bestehenden EV6-Protokoll auf 266 MHz aufgebohrt. Rambus ist bei AMD derzeit kein Thema, man setzt vorerst auf DDR-DRAM. Zwei dieser neuen Athlons, die wir mal als "Athlon Pro" bezeichnen, arbeiten dann über eine neu entwickelte Northbridge, die auch AGP 4x beherrschen soll. Für vier- oder achtfaches Multiprocessing sollen API und Hotrail die Chipsätze entwickeln.
AMDs eigener Zweifach-Chipsatz beherbergt auch schon den neuen Systembus namens "Lightning Data Transport" (LDT). Er steuert mehrere PCI-Bridges und die Southbridge, kann aber auch weitere Northbridges anbinden. Zwischen den einzelnen Modulen will AMD 1,6 GBit/s pro Pin erreichen, was bei einem 16-Bit-Bus 6,4 Gigabyte je Sekunde entspricht. Wenn das funktioniert, ist endlich eine preiswerte Alternative zu den beispielsweise bei SGI in den NT-Workstations mehr schlecht als recht funktionierenden Crossbars gefunden. Der Konkurrent für das neue Konzept steht aber schon in den Startlöchern, heißt 840 und ist Intels neuer Multiprocessing-Chipsatz - allerdings mit Rambus. Ob das nun ein Vorteil oder eher ein Klotz am Bein ist, muss sich noch zeigen.
Sledgehammer: Vorschlaghammer gegen Itanium
Um Intels Itanium Paroli zu bieten, packt AMD den Vorschlaghammer aus: "Sledgehammer" heißt das Design des ersten 64-Bit-Prozessors von AMD. Das bestehende 32-Bit-Konzept des Athlon wird einfach erweitert und heißt dann bei AMD "x86-64". Etwas deutlicher: Der Adressraum und die Register werden erweitert. Das kostet laut Fred Weber nur fünf Prozent der Chipfläche und sei obendrein bei 32-Bit-Code allemal schneller als ein neues Design, wie das des Itanium, da bei x86-64 die selben Einheiten, die mit 64 Bit klarkommen, auch die 32-Bit-Befehle ausführen.
Massiven Handlungsbedarf sieht AMD jedoch bei den seit 8-Bit-Zeiten kaum weiterentwickelten FPU-Befehlen. AMD will dem Sledgehammer einen Satz von "Technical Floating Point Instructions" (TFP) spendieren. Technisch deshalb, weil die Instruktionen ohne Leistungsverlust mit doppelter Genauigkeit arbeiten sollen.
Bei allen Erweiterungen des Athlon-Designs zum Sledgehammer sei jedoch Kompatibilität zu bestehenden x86-Programmen immer das wichtigste Bestreben. AMDs Ansatz ist damit deutlich anders als der von Intel, wo man mit dem Itanium eine komplett neue Architektur einführen will, die stark an RISC angelehnt ist.
Athlon ab in den Sockel
Auf dem Forum selbst hielt sich AMD erstaunlich beim derzeitig für die Firma umsatzreichsten Marktsegment zurück - den Lowcost-Prozessoren. Der Vizepräsident für Marketing, Dana Krelle, stand tecChannel aber anschließend noch Rede und Antwort. Im nächsten Jahr will AMD einen Athlon mit On-Die-Cache vorstellen, der in einem neuen Sockel Platz finden soll. Dieser "Socket A" ist jedoch zu nichts bisher kaufbarem kompatibel, da AMD für Intel-Steckplätze jenseits von Socket 7 keine Lizenz mehr hat.
Wie schnell AMD den neuen Sockel einführt, ist nicht nur eine technische Frage: Neben den aktuellen K6-2-Prozessoren ist auch der K6-III mit On-Die-Cache noch nicht all zulange auf dem Markt, und ein neuer K6-2 mit kleinem On-Die-Cache steht auch noch zu erwarten. Diese drei CPU-Serien wären durch einen "Socket A" für den Athlon mit einem Schlag überholt. Da durch Intels radikale Preissenkungen der Celerons mit Lowcost-Prozessoren kaum noch etwas zu verdienen ist, braucht AMD dringend eine Billigversion des Athlon, die, dank höherer Leistung als die K6-Serie, auch teurer zu verkaufen ist.
Neuer G4 von Motorola, IBM baut Achtfach-CPU
Taktfrequenz ist ein Marketingargument. Nicht anders ist es zu erklären, dass Apple die neuen Macs mit G4-Prozessoren von Motorola mit bis zu 500 MHz angekündigt hat, obwohl die 500-MHz-Chips gar nicht stabil laufen. Ausgeliefert werden die schnellsten Macs jetzt erst Anfang 2000, und liegen dann immer noch über 200 MHz hinter der PC-Konkurrenz. Eine neue Generation des G4 soll jedoch bis zu 700 MHz erreichen, wie Motorolas Projektmanager für Power PCs, Naras Iyengar, ankündigte.
Damit der noch namenlose Nachfolger des MPC 7400 noch fixer wird, packt Motorola, wie AMD und Intel, den L2-Cache gleich aufs Die. Optional ist, anders als bei den PC-Chips, noch ein L3-Cache vorgesehen. Insgesamt soll der neue G4 elf Ausführungseinheiten enthalten, vier davon für die Multimediaerweiterung AltiVec. Bei allen Erweiterungen will Motorola den Prozessor aber voll kompatibel zum bisherigen G4, bzw. MPC 7400 halten - die nächste Generation der Macs ist also schon gesichert.
IBM: Acht Prozessoren in einem
Da Intel-Mann Sharangpani im Itanium-Fieber seine Redezeit um 15 Minuten überzogen hatte, trat im Anschluss IBMs Chef-Architekt Jim Kahle mit einem kleinen Scherz auf: "So, und nun zeige ich Ihnen doppelt so viel Prozessor in der Hälfte der Zeit". Kahle kündigte damit den "Power4" an.
Für große Server hat sich die E-Business-Firma ein großes Prozessorkonzept ausgedacht, das wie eine russische Schachtelpuppe anmutet. Auf Basis der 64-Bit-Architektur eines Power PCs finden auf einem Die zwei Prozessorkerne Platz. Diese Kerne teilen sich einen gemeinsamen L2-Cache, der entweder einen externen L3-Cache anspricht oder eine Chip-to-Chip-Logik bedient. Dieser Teil eines Power4-Dies wiederum kann direkt mit drei anderen in einem Modul sprechen. Anders ausgedrückt: Vier Dies mit je zwei Cores in einem Modul sollen die Leistung von acht CPUs erreichen. Und in Zahlen: 100 Gigabyte pro Sekunde zwischen den Cores und zum L2-Cache, 35 Gbyte/s zwischen den Dies, und noch 40 GByte/s zum L3-Cache.
Das Ganze will man noch mit sieben Metall-Layern in Kupfertechnik und Silicon-on-Insulator (SOI) bei 0,18 Mikron herstellen - bis auf den letzten Punkt alles Neuland. Jedes der Dies soll 170 Millionen Transistoren beherbergen und mit über einem Gigahertz getaktet sein.
Testchips mit Logic Analyzer
Die einzelnen Einheiten der CPU testet IBM derzeit auf Kupferwafern mit so genannten Testchips. Darauf sind je Die verschiedene Module untergebracht, die ein Ein-GHz-schneller Logic Analyzer auf dem Chip selbst überwacht. Zeigen konnte IBM dem tecChannel schon einen solchen Wafer, Fotos wollte man davon aber nicht erlauben. Die abgebildeten Power4-Module sind als "mechanische Modelle" zu verstehen, denn die Massenfertigung will IBM Microelectronics erst in der zweiten Hälfte des Jahres 2001 beginnen. Als Plattformen sind natürlich die hauseigenen RS/6000- und AS/400-Systeme auserkoren. Bis dahin steht auch Intels Itanium-Nachfolger "McKinley" auf dem Plan, und das Rennen um die schnellsten Internetserver dürfte voll entbrannt sein.
Compaq: Neue Alphas, Sony baut Riesenprozessor
Da will freilich Compaq mit dem samt Digital eingekauften Alpha-Prozessor noch ein Wörtchen mitreden. Das Die des "EV8" soll ganze 250 Millionen Transistoren enthalten. Er verfolgt ebenso wie der Power4, aber anders als Itanium, den Thread Level Parallelism (TLP).
Damit der Überblick über all die Abkürzungen nicht zu einfach wird, hat sich Compaq dafür "SMT" ausgedacht: Simultaneous Multithreading. Vier "virtuelle" Prozessoren werkeln im EV8, die auf gemeinsame L1- und L2-Caches zugreifen. Wie bei einem Multithreaded-Betriebssystem schaltet der Prozessor die Ressourcen auf eine der vier Register Maps um, sobald die Pipeline durcheinander kommt. Gefertigt werden soll der EV8 mit bis zu 2 GHz ab 2004 in 0,125 Mikron auf Kupferbasis und mit SOI - ähnlich wie der Power4.
Sony: Größter Chip in Massenproduktion
In die Riege der Riesenrechner passt überraschenderweise auch Sonys Emotion Engine (EE), die im Inneren der Playstation 2 steckt. 240 Quadratmillimeter ist die zusammen mit Toshiba entwickelte CPU groß, schon der Athlon mit 184 Quadratmillimetern gilt bei 0,25 Mikron als reichlich groß für seine Klasse. Billig zu fertigen dürfte die EE damit nicht sein. Selbst wenn der voraussichtliche Preis für eine Playstation 2 um 700 Mark liegen wird, ist das sicher kein lohnendes Geschäft. Eine Verkleinerung des Dies auf 0,18 Mikron dürfte noch bevorstehen, bis Sony 2002 die nächste Generation, EE2, und 2005 dann EE3 vorstellen will.
Bei den exakten Daten der Weiterentwicklung hält sich der japanische Konzern noch bedeckt. Der erste EE soll jedoch schon bereits aus ebenso vielen Transistoren wie ein Pentium III bestehen, also 9,5 Millionen bei einem Katmai-Kern. EE2 und EE3 will Sony kontinuierlich mit mehr Funktionen ausstatten. Ziel sei es, die PC-Prozessoren in ihrer Entwicklung zu überholen. Sonys US-Vizepräsident für Forschung und Entwicklung, Phil Harrison, stellte ganz klar: "Wir glauben, dass die Marktmacht, die die Chipentwicklung antreibt, die Unterhaltung und nicht der professionelle Einsatz ist."
Mit drei Spielen demonstrierte Sony auf dem Microprocessor Forum die Grafikleistung der neuen Spielkonsole. Alle drei Titel (Dark Cloud, GT 2000, The Bouncer) zeigten Grafikeffekte, die PCs derzeit nicht annähernd erreichen. Vorgeführt wurden die Spiele auf einer Konsole, die das erste Gerät aus der regulären Produktion sein soll: Seriennummer 1.
Neben der Konsole zeigte Sony auch das Entwicklungssystem, das nicht nur für Spiele, sondern auch andere Anwendungen zur Heimvernetzung dienen soll. Das "Playstation 2 TOOL" arbeitet auch mit der Emotion Engine, läuft unter Linux und verfügt über 128 MByte RAM. Festplatten bis zu 87 GByte Kapazität sind geplant. Die mit Fast Ethernet ausgestattete Workstation ist auch die Basis für weitere Einsatzgebiete der EE-Prozessoren: Für 2002 plant Sony eine Workstation für die Produktion von Video-on-demand-Anwendungen, die hier "e-Cinema" heißen werden. Bei der vollständigen Digitalisierung von Medien soll die dritte Generation der EE-Workstations helfen, die für "200x" geplant ist. Nach dem Datum 2005 für den EE3 zu schließen, dürfte sie im selben Jahr erscheinen.
Sun: Java aus zwei Tasssen
Während die Emotion Engine vorerst nur für ein einziges Consumer-Gerät gedacht ist, will Sun mit dem neuen Java-Prozessor MAJC eine neue CPU-Klasse für diesen Markt schaffen. MAJC (sprich: "Magic") besteht aus zwei Cores auf einem Die und läuft mit bis zu 700 MHz. Alles, was man für Consumer-Geräte mit Computerunterstützung braucht, bringt das Modell MAJC-5200 mit: zwei CPUs, einen Memory-Controller für Direct Rambus, PCI-Interface und einen Grafik-Präprozessor. Die beiden Prozessorkerne haben einen gemeinsamen Cache für Daten von 16 KByte, und zwei getrennte Befehlscaches der selben Größe.
500 bis 700 MHz mit wenig Strom
Eine in 0,22 Mikron gefertigte Version soll bei 500 MHz 15 Watt an Leistung verbrauchen, bei 0,18 Mikron und 500 MHz verspricht Sun eine Senkung auf 10 Watt. Diese MAJC-5200+ getaufte Version soll auch mit 700 MHz laufen und dann ebenfalls 15 Watt verbrauchen. Was sich damit alles anstellen lässt, stellte Suns Chef-Architekt Marc Tremblay bisher nur auf dem Papier vor. Mehr als zwei MPEG2-Streams (z.B. DVD-Filme oder DV-Videos) soll MAJC gleichzeitig dekodieren können. Für kompakte Videokonferenz-Anwendungen nach H.263, etwa mit einem Mobiltelefon oder Organizer, kann MAJC sechs Datenströme dekodieren und einen kodieren. Sun empfiehlt den Prozessor für eine Vielzahl weiterer Medienanwendungen wie JPEG-Kodierung, AC3-Entschlüsselung oder Audiokomprimierung von 100 Kanälen gleichzeitig.
Java für Grafikkarten
Mit dem Grafik-Präprozessor, der bis zu 92 Millionen Dreiecke pro Sekunde mit Transformation und Beleuchtung aufbereiten kann, lassen sich mit MAJC auch Highend-Grafikkarten bauen. Über das PCI-Interface können in einer anderen Umgebung auch Standardschnittstellen wie USB oder 1394 angeschlossen werden - ideal für Consumer-Geräte. All das wird über Java angesprochen. Ob der Programmierer dabei eine oder zwei der Virtual Machines in den zwei Kernen des MAJC benutzt, bleibt ihm überlassen. Die Zweite kann sich beispielsweise um den Datentransfer kümmern. Noch im Oktober will Sun den Chip auf die Lötpads stellen, erste Muster erwartet man für das zweite Quartal 2000.
Schmerzlich vermisst: Cyrix, IDT, Rise und Via
Drei für PC-Prozessoren wichtige Firmen fehlten auf dem Microprocessor Forum 1999: Cyrix, IDT/Centaur und Rise. Alle drei bauen gerade ihre Produktstrategie um. Während man bei Cyrix und IDT, die jetzt beide der Firma Via gehören, noch über zusammengeführte Designs spekulieren darf, scheint die Lage bei Rise klar: Mit Unterstützung von SiS soll der mP6-Nachfolger "Tiger" als erster Non-Intel-Prozessor für den Socket 370 erscheinen, und damit dem Celeron Konkurrenz machen. Rise hatte seine Teilnahme erst unmittelbar vor Beginn der Veranstaltung abgesagt, sodass man schon jetzt gespannt sein darf, welche der Intel-Konkurrenten auf dem Microprocessor Forum 2000 vertreten sein werden. Und ob Willamette bis dahin wirklich ein Produkt geworden ist oder nur ein Phantom bleibt. Vielleicht ist dann ja auch das Tanken im Silicon Valley wieder billiger. (nie)