Das "Packaging", also die Gestaltung eines Prozessor-Gehäuses, wird für moderne Gigahertz-CPUs immer wichtiger. Bisher ist hier "Flip-Chip" der letzte Schrei - sowohl die Dies von Pentium III, IV als auch Athlon und Athlon XP werden so montiert.
Dabei sitzt das Die um 180 Grad gedreht auf einem Trägermaterial, dem Substrat. In diesem Substrat befinden sich Leiterbahnen, die letztlich den Kontakt mit den typischen Beinchen der CPU herstellen. Kritisch ist bei diesem Design der Kontakt zwischen Die und den Leitern im Substrat. Bisher wird das Die über winzige Lötpunkte, so genannte "Bumps" verbunden. Intel will diese Bumps nun abschaffen.
Dafür gibt es mehrere Gründe. Zum einen ist jeder Materialwechsel in einer hochfrequenten Leiterkette kritisch. Sie erzeugen meist Impedanzänderungen, die störende Abstrahlungen und Reflektionen erzeugen. Zum anderen müssen die Leitungen zwischen Die und Mainboard kürzer werden, um höhere Frequenzen erreichen zu können. Und 20 GHz will Intel, wie berichtet, bis 2007 geschafft haben.
Bumpless Build-Up Layer
Intels Ansatz dafür heißt "Bumpless Build-Up Layer" oder kurz BBUL. Dabei befindet sich das Die nicht mehr auf dem Substrat, das Trägermaterial umschließt den Halbleiter vollständig. Der Kontakt wird über Kupferbahnen im Substrat hergestellt - die Löt-Bumps fallen damit weg.
Damit wird das ganze Design auch kleiner, was einen weiteren Kniff erlaubt. Die inzwischen für den enormen Stromhunger einer CPU notwendigen Kondensatoren sitzen näher am Die und arbeiten damit effektiver, weil die Leiterbahnen kürzer werden.
Multi-Chip-Design mit BBUL
Neben dem reinen Packaging von CPUs denkt Intel auch daran, mit BBUL mehrere Halbleiter in einem Substrat-Stück zu platzieren. Das kann zum einen für Multi-Chip-Designs dienen (Power4 lässt grüßen), aber auch für komplette "Systems-on-a-Package" eingesetzt werden. Denkbar wäre neben CPU, Chipsatz und Speicher zum Beispiel auch eine Grafikkarte, bei der ein sehr schneller Speicher mit dem 3D-Chip verbunden wird. Wie dünn ein BBUL-Package ist, zeigt das folgende Bild:
Weitere Details zur neuen Technologie gab Intel-Entwickler Koushik Banerjee am Abend im Rahmen einer Telefonkonferenz bekannt.
20 GHz schon 2006?
BBUL ist auch deshalb notwendig, weil Intel im 20-GHz-Prozessor, der sogar schon 2006 kommen könnte, eine Milliarde Transistoren unterbringen möchte. Das bedingt auch mehr Kontakte nach außen, Banerjee sprach von 10.000 Flip-Chip-Connections. Um diese enorme Anzahl Leitungen noch im Package unterzubringen, brauche man BBUL, das den Platz im Package effektiv nutzt.
Das erste Bild in diesem Artikel macht das noch einmal deutlich: Die einzelnen Lagen der Kupfer-Verbindungen werden wie bei einem Die nacheinander angebracht. Ähnlich einer Multi-Layer-Platine können sie auf diese Weise verschiedene Endpunkte, in diesem Fall Pins, erreichen. Somit lässt sich die gesamte Fläche des Substrats für Verbindungen nutzen. Die erste Lage oberhalb des Siliziums wird direkt mit den Kupfer-Interconnects des Die verbunden.
Effektivität soll BBUL auch bei der Kühlung solcher Riesen-Prozessoren bieten. Laut Banerjee kann ein Heatspreader nun das gesamte Package abdecken, das sich durch das eingebettete Die gleichmäßig erwärmt. (nie)