Seit 1997 veranstaltet Intel seine Entwicklerkonferenzen. Die Frühjahrsausgabe 2007 findet diesmal aber nicht im Silicon Valley statt, sondern in Peking, China. Wie immer fokussiert das IDF auf die neuesten Technologien und Produkte aus den Bereichen Desktop-PCs, Mobile Computing, Server, Workstations sowie Netzwerke und Wireless-LAN. Der Schwerpunkt liegt dieses Mal auf den künftigen 45-nm-Prozessoren und entsprechenden Multicore-Designs.
An Vorträgen wird es auf dem IDF nicht mangeln. Neben den Keynotes der Intel-Chefs Rattner, Gelsinger, Perlmutter & Co. finden eine Vielzahl so genannter Track-Sessions zu unterschiedlichsten Themen wie beispielsweise "Tuning for Intel SSE4 for the 45nm Next Generation Intel Core Microarchitecture" oder „Designing Silicon to the PCI Express 2.0 Architecture“ statt. Gut frequentiert werden auch wieder die Showrooms sein, in denen Intel und ausstellende Firmen ihre neuesten Technologien in Produktform präsentieren.
Nachdem Intel auf der Herbstausgabe 2006 bündelweise Quad-Core-Prozessoren auf Basis der Core-Architektur enthüllte, geht es in den nächsten Tagen verstärkt um die Nachfolge-Generation „Penryn“. Penryn-Prozessoren fertigt Intel erstmals im 45-nm-Prozess. Die Ende 2007 erwarteten CPUs basieren weiterhin auf der aktuellen Core-Mikroarchitektur, erhalten aber zahlreiche Verbesserungen. So gibt es unter anderem den neuen SSE4-Befehlssatz sowie Dynamic Acceleration zur Beschleunigung von Single-Threads. Der L2-Cache wächst bei Dual-Core-Penryns von 4 auf 6 MByte an, Quad-Core-Modelle besitzen dann statt 8 satte 12 MByte. Außerdem erhöht Intel die Assoziativität der zweiten Pufferstufe für bessere Trefferquoten und eine optimale Auslastung.
Integrierter Speicher-Controller schon 2008
Einige neue Details werden auf dem Intel Developer Forum über die neue Mikroarchitektur „Nehalem“ erwartet. Die 2008 auf den Markt kommenden CPUs – ebenfalls mit 45 nm Strukturbreite – gelten als Nachfolger der Penryn-Modelle. Die Prozessorgeneration Nehalem soll einen integrierten Speicher-Controller erhalten, wie Intel bereits bestätigte. Abschied nehmen heißt es dann auch vom traditionellen FSB, Nehalem-CPUs setzen auf einen neuen seriellen Bus mit dem Codenamen CSI. Voraussichtlich wird es sich um ein ähnliches serielles Verfahren wie bei der HyperTransport-Technologie handeln, die bei AMDs Prozessoren zum Einsatz kommt.
Nehalem-CPUs wird Intel auch mit einer neuen Cache-Struktur ausstatten. Möglicherweise gibt es für den Trace-Cache der NetBurst-Architektur ein Comeback, denn der L1-Cache soll wieder näher an die Ausführungseinheiten rutschen. Auch über einen für alle Kerne gemeinsamen L3-Cache darf spekuliert werden. Intel wird Prozessoren mit Nehalem-Architektur mit bis zu acht Kernen anbieten. Dabei wird jeder Kern zwei Threads ausführen können. Eine neue Variante von Hyper-Threading kehrt somit in die Intel-Prozessoren zurück.
Zu guter Letzt plant Intel bei den Nehalem-Prozessoren auch Modelle mit integriertem Grafikkern. Konkurrent AMD kündigte für Ende 2008 mit der Fusion-Technologie bereits Prozessoren mit Grafikchip auf dem Siliziumplättchen an – oder zumindest in einem gemeinsamen Package.
Neue Xeon MPs, frische Centrino- und UMPC-Plattform
Für Server mit vier Sockeln gibt es von Intel aktuell die Xeon-7100-Serie „Tulsa“ mit bis zu 16 MByte L3-Cache. Allerdings basiert Tulsa noch auf der NetBurst-Architektur. Im dritten Quartal 2007 soll mit dem Tigerton der erste Xeon MP mit Core-Architektur debütieren. Tigerton setzt auf die Quad-Core-Technologie und entspricht im Prinzip den Xeon-5300-Modellen „Clovertown“ für 2-Sockel-Systeme. Zusammen mit dem ebenfalls neuen Clarksboro-Chipsatz der Caneland-Plattform kommunizieren die Tigerton-CPUs über vier FSB-Ports.
Neu beim Clarksboro-Chipsatz ist ein 64 MByte großer Snoop Filter Cache. Dieser Puffer im Chipsatz soll Traffic auf dem Bus filtern und somit die FSB-Auslastung reduzieren. Beim Speicher steuert Clarksboro vier FB-DIMM-Channels an.
Bei den Notebooks steht in Kürze die neue Centrino-Plattform „Santa Rosa“ vor ihrem Debüt. Neben schnelleren Core-2-Duo-Prozessoren gilt die Turbo-Memory-Technologie (Codename Robson) als Besonderheit von Santa Rosa. Diese ermöglicht einen erheblich schnelleren Start von Betriebssystem und Anwendungen auf Notebooks bei gleichzeitig geringerer Belastung des Akkus. Die schnelleren Bootzeiten sowie die geringere Akkubelastung erreicht Intel durch die Verwendung von nonvolatilem Cache-Speicher in Form von NAND-Flash. Vermutlich gibt Intel aber bereits Informationen über den Santa-Rosa-Nachfolger „Montevina“ bekannt. Die 2008er Centrino-Plattform setzt auf Penryn-CPUs und Robson 2.0.
Intels eigenen Angaben zufolge arbeitet der Hersteller auch an einer neuen Plattform für die Ultra-Mobile-PCs. Die Plattform „McCaslin“ mit dem „Stealey-Prozessor“ soll deutlich weniger Energie und Platz benötigen. Die UMPCs sollen mit McCaslin ihre Akkulaufzeit von 2 bis 3 auf 4 bis 5 Stunden erhöhen können. Auf dem China-IDF könnte bereits die offizielle Vorstellung von McCaslin erfolgen.
tecCHANNEL wird am 17. und 18. April live von den wichtigsten Ereignissen des Intel Developer Forum in Peking berichten. (cvi)
|
Produkte |
Info-Link |
|---|---|
|
Prozessoren |