IDF: Neuer Xeon 7300 „Tigerton“ mit Core-Architektur

17.04.2007
Intel stellt auf dem Intel Developer Forum neue Details zum ersten Xeon MP mit Core-Architektur vor. Der Xeon mit den Prozessornummern 7300 kommt im dritten Quartal 2007 zusammen mit einer neuen Plattform „Caneland“ auf den Markt.

Für Server mit vier Sockeln gibt es von Intel aktuell die Xeon-7100-Serie „Tulsa“ mit bis zu 16 MByte L3-Cache. Allerdings basiert Tulsa noch auf der NetBurst-Architektur. Im dritten Quartal 2007 soll der unter dem Code-Namen „Tigerton“ bekannte erste Xeon MP mit Core-Architektur debütieren. Diese Xeon-7300-CPUs setzten auf die Quad-Core-Technologie und entsprechen im Prinzip den Xeon-5300-Modellen „Clovertown“ für 2-Sockel-Systeme.

Xeon 7300: Der neue Server-Prozessor für Systeme mit vier oder mehr Sockeln löst im dritten Quartal 2007 die NetBurst-basierenden Xeon-7100-Modelle ab.

Jedem Xeon 7300 stehen somit auch 8 MByte L2-Cache zur Verfügung. Intel wird die CPUs mit TDP-Werten von 50, 80 und 130 Watt anbieten. Das Topmodell Xeon X7350 arbeitet mit 2,93 GHz Taktfrequenz. Neben den Quad-Core-Modellen bietet Intel auch Doppelkerner als Xeon 7200 an. Die Besonderheit an den Dual-Core-Tigertons ist, dass diese Prozessoren ebenfalls aus zwei Siliziumplättchen aufgebaut sind. Jeder Kern hat auf seinem eigenen Die 4 MByte L2-Cache zur Verfügung – insgesamt besitzt der Xeon 7200 somit auch 8 MByte.

Zwei oder vier Kerne: Intel bietet den Tigerton als Dual- und Quad-Core-Variante an. Beide Modelle besitzen einen 8 MByte großen L2-Cache. (Quelle: Intel)

Neue Plattform für die Tigertons

Zusammen mit dem ebenfalls neuen Clarksboro-Chipsatz der Caneland-Plattform kommunizieren die Tigerton-CPUs über vier FSB-Ports. Die Prozessorbusse arbeiten mit einer Taktfrequenz von 1066 MHz. Damit erlaubt die Caneland-Plattform eine gesamte Busbandbreite von 34 GByte/s. Die aktuelle Truland-Platform der Xeon-7100-Prozessoren mit dem E8501-Chipsatz ermöglicht 12,8 GByte/s. Der E8501 arbeitet mit zwei unabhängigen FSBs.

Caneland-Plattform: Jedem der vier Tigerton-Prozessoren steht ein eigener FSB1066 zur Verfügung. Der Clarksboro-Chipsatz steuert vier FB-DIMM-Channels an. (Quelle: Intel)

Neu beim Clarksboro-Chipsatz ist ein 64 MByte großer Snoop Filter Cache. Dieser Puffer im Chipsatz soll Traffic aus dem Bus filtern und somit die FSB-Auslastung reduzieren. Der Snoop-Filter speichert Tags und den Coherency-Status aller Cache-Lines die mit dem Hauptspeicher kohärent sind. Damit optimiert der Snoop Filter die Effizient und Auslastung der FSBs. Daten werden im Snoop Filter des Chipsatzes nicht gespeichert. Die Snoop-Filter-Größe wird auf die Cache-Größe der Quad-Core-CPUs optimiert.

Caneland-Blade: Sun zeigte auf dem Intel Developer Forum ein lüfterloses Blade mit vier Tigerton-Prozessoren. Rechts im Bild sehen Sie die insgesamt 32 FB-DIMM-Slots.

Beim Speicher steuert Clarksboro vier FB-DIMM-Channels an. Pro Channel kann der Chipsatz acht DIMMs verwalten. Neu bei Clarksboro ist die I/O-Beschleunigung IOAT in der zweiten Generation.

Als Nachfolger des Tigerton soll Mitte 2008 der 45-nm-Xeon-MP „Dunnington“ auf den Markt kommen. Dunnington basiert auf der Penryn-Architektur und verwendet weiterhin den Clarksboro Chipsatz. (cvi)

tecCHANNEL Preisvergleich & Shop

Produkte

Info-Link

Prozessoren

Preise und Händler