FPF: Neue Details zu VIAs C7 - Esther

06.10.2004 von Ulrich Bantle
VIA gibt auf dem Fall Processor Forum in San Jose neue Details zur nächsten Prozessor-Generation C7 bekannt. Die mit Code-Namen Esther bezeichnete 2-GHz-CPU arbeitet mit größeren Caches, SSE3 und neuen Security-Features.

Bereits im September 2004 hat sich VIA zu neuen Bezeichnungen für seine aktuellen C3-Prozessoren und künftige Modellen entschlossen. So wird der im ersten Halbjahr 2005 auf dem Esther-Core basierende C3-Nachfolger mit der Bezeichnung C7 erscheinen. Und während VIAs strenggläubiger Chef Wenchi Chen gerne biblische Codenamen für seine Produkte verwendet, geht Glenn Henry nüchterner vor: Der Chef der von VIA aufgekauften Prozessorschmiede Centaur Technology bezeichnet den Esther-Core als C5J.

Der Esther-Core "C5J" löst somit den Nehemiah-Core der aktuellen C3-Prozessoren ab. Mit Esther unterstützt VIA erstmals Intels SSE2- und SSE3-Befehlserweiterung. Änderungen gibt es auch beim Sockel: Statt auf den mittlerweile etwas antiquierten Pentium-III-Bus setzt Esther auf ein zum Pentium 4 sowie Pentium M kompatibles Busprotokoll. VIA gibt eine FSB-Taktfrequenz von 800 MHz an. Dabei verwendet Henry den Namen "V4-Bus", ohne diesen näher zu spezifizieren. Mit den C7-CPUs unterstützt VIA 2- und 4-Wege-Multiprocessing wie auch schon mit dem Nehemiah.

(weiter auf der nächsten Seite)

Mehr Performance - gleicher Takt

Neu beim C5J ist eine verbesserte Sprungvorhersage. Den exklusiven L2-Cache von aktuell 64 KByte erhöht VIA beim C5J auf 128 KByte mit 32fach assoziativer Organisation. Die L1-Cache-Größe von insgesamt 128 KByte wird beim C5J beibehalten. VIA gibt für den Esther eine 10 bis 20 Prozent höhere Performance im Vergleich zum Nehemiah-Core an - bei gleicher Taktfrequenz.

Bei der Fertigung der C7-Prozessoren mit Esther-Core schwenkt VIA auf 90-nm-Strukturbreite um. Die Produktion des C5J übernimmt dabei IBM in einem 90-nm-Prozess mit SOI-Technik. Das 31,7 mm² große Die des C7 beherbergt dabei 26,2 Millionen Transistoren. Beim Nehemiah-Core benötigen die 20,4 Millionen Transistoren noch eine Die-Fläche von 48,1 mm².

VIA stattet den Esther mit vielen Security-Features aus. Neben der in der Hardware implementierten AES-Verschlüsselung der PadLock Advanced Cryptography Engine ACE beherrscht Esther die SHA-1- und SHA-256-Encryption. Bei einer Taktfrequenz von 2,0 GHz verschlüsselt Esther 25 GBit/s mit AES und 20 GBit/s SHA-1. Mit CBC/CFB-MAC sowie CTR beherrscht der C5J-Core zudem neue AES-Modes. Zusätzlich unterstützt der C5J Esther das NX-Feature für einen erweiterten Schutz vor Viren und Würmern. Die NX-Funktionalität zur Verhinderung von Buffer Overflows setzt Windows XP mit dem Service Pack 2 voraus.

Erste VIA-C7-Prozessoren werden laut Glenn Henry im ersten Quartal 2005 ausgeliefert. Bei den Taktfrequenzen sind zum Launch 1,8, 1,9 und 2,0 GHz geplant. (cvi)

tecCHANNEL Preisvergleich & Shop

Produkte

Info-Link

CPUs

Preise und Händler