FPF: 50-GFlops-Coprozessor für AMD- und Intel-CPUs

Mit dem CSX600 stellt ClearSpeed seine zweite Generation von Coprozessoren vor. Während der vor einem Jahr auf dem Microprocessor Forum 2003 angekündigte Vorgänger CS301 mit 32-Bit-Architektur eine Rechenleistung von 25 GFlops bietet, soll der 64-Bit-CSX600 50 GFlops ermöglichen. ClearSpeeds CSX600 lässt sich als Stand-alone-Prozessor für DSP-Aufgaben oder als Co-Prozessor für AMD- und Intel-CPUs verwenden. Damit kann der CSX600 beispielsweise einen Pentium 4, Itanium 2 oder Opteron bei aufwendigen Fließkommaberechungen aus wissenschaftlichen Bereichen entlasten.

Laut ClearSpeed ist der Aufwand für den zusätzlich zu erstellenden proprietären Programmcode einer Anwendung gering im Vergleich zum Performancegewinn. ClearSpeed stellt hierfür ein Software-Development-Kit zur Verfügung.

ClearSpeeds CSX600 ist ein Multithread-Array-Prozessor und besteht aus insgesamt 96 Ausführungseinheiten - der Vorgänger besitzt 64. Diese hoch optimierten Processing Elements PE arbeiten Floating-Point-Befehle parallel ab. Jede PE ist mit eigener FPU, ALU und MAC sowie einem 6 KByte großen lokalen Speicher ausgestattet. Der CSX600 verfügt über einen ClearConnect Bus im Fullduplex-Betrieb. Damit erlaubt der Chip eine Bandbreite von 4,0 GByte/s in jede Richtung. Der CSX600 besitzt zudem einen integrierten DDR2-SDRAM-Speichercontroller. Damit stehen dem Chip bis zu 8 GByte lokaler Speicher zur Verfügung.

(weiter auf der nächsten Seite)

Performance pur

Bei einer Taktfrequenz von 250 MHz erreicht der CSX600 eine Peak-Performance von 50 GFlops bei Floating-Point-Berechnungen mit doppelter Präzision. Im Durchschnitt bietet der Chip 25 GFlops. Zum Vergleich führt Simon McIntosh-Smith, Director of Architecture bei ClearSpeed, beispielsweise einen 3,2-GHz-Xeon mit 5,2 GFlops auf. Ein Itanium 2 1,5 GHz ermöglicht laut McIntosh-Smith 5,5 GFlops. Diese Werte gelten für die L3-BLAS-Performance (Matrix Multiply DGEMM). ClearSpeed arbeitet bereits an Erweiterungskarten mit zwei CSX600 und PCI-X- sowie PCI-Express-Schnittstelle. Damit sollen sich PCs, Workstations oder Blade-Server einfach um den CSX600 erweitern lassen.

Der ClearSpeed CSX600 benötigt bei einer Core-Spannung von 1,2 V eine Leistungsaufnahme von maximal 7 Watt. Im Durchschnitt soll sich der Coprozessor mit 5 Watt begnügen. Die Fertigung des CSX600 übernimmt IBM in einem 0,13-µm-Kupfer-Prozess mit acht Layern. Die 93 Millionen Transistoren breiten sich dabei auf eine Die-Fläche von 15 x 15 mm aus. Beim Gehäuse setzt ClearSpeed auf eine Flip-Chip-SLC-BGA-Variante mit insgesamt 1011 Pins. Der CSX600 wird laut ClearSpeed noch im ersten Quartal 2005 ausgeliefert. (cvi)