Das Spiel ist alt: Intel lädt IT-Journalisten zum Intel Developer Forum nach Kalifornien. AMD nutzt die Gelegenheit und nistet sich in einem vom Forum aus zu Fuß erreichbaren Hotel ein - so auch diesmal. tecCHANNEL stattete beiden einen lohnenden Besuch ab.
Im Vorfeld zum Intel Developer Forum wurde bereits viel über die Dual-Core-Pläne von Intel gemunkelt. Und auf der mit Spannung erwarteten Keynote lüftete Paul Otellini, Intel-President und COO, jetzt die Details zu den Dual-Core-Prozessoren. So will der Hersteller bis 2006 seine Desktop-, Mobile- und Enterprise-CPUs mit Dual-Core-Technik ausstatten. Zusätzlich gab es lauffähige Prototypen der Desktop-CPU sowie des Montecito zu sehen.
AMD gönnte Intel die volle Aufmerksamkeit weder im Vorfeld noch jetzt. Bereits Ende August ließ der Hersteller mit der Meldung von einem lauffähigen Dual-Core-Opteron-System aufhorchen. Und während des Intel Developer Forum zeigt AMD den Dual-Core-Opteron sogar öffentlich und außerhalb des Firmengebäudes. Dabei verriet AMD einige neue Details.
tecCHANNEL fasst in diesem Artikel alle Details zu Intels und AMDs Prozessoren mit Dual-Core-Technologie zusammen.
Intels Dual-Core-Roadmap
Laut Intels COO Paul Otellini stellt Intel im Jahr 2005 sein Produktportfolio auf Dual-Core-Designs um. Neben den Server-Prozessoren arbeiten dann auch die "Performance-Versionen" aus dem Desktop- und Mobile-Segment mit Dual-Core-Technik.
Den Anfang macht Mitte 2005 Intels Itanium-2-Nachfolger Montecito. Bei den Desktop- und Mobile-CPUs hält sich Intel mit Details zu den Prozessoren noch zurück. Laut diversen Roadmaps soll im dritten Quartal 2005 aber der Pentium-4-Nachfolger mit dem Codenamen Smithfield auf den Markt kommen. Gerüchten zufolge basiert diese CPU noch auf der NetBurst-Architektur. Bei den Mobile-CPUs erhält der aktuelle Pentium M "Dothan" in Yonah seinen Nachfolger. Diese Dual-Core-CPU setzt auf zwei Dothan-Kerne und soll ebenfalls in der zweiten Jahreshälfte 2005 erscheinen.
Im Jahr 2006 will Intel bereits über 40 Prozent seiner Desktop-Prozessoren mit Dual-Core-Technologie ausliefern. Im Server-Segment geht Intel dann bereits von einem Anteil von mehr als 85 Prozent aus. Ambitioniert klingen auch die Vorhersagen für Intels Mobile-Prozessoren: Über 70 Prozent der Produktion seien zu diesem Zeitpunkt Dual-Core-CPUs. Von Dual-Cores verschont bleiben vorerst die jeweiligen Einsteiger-CPUs wie der Celeron D und Celeron M.
Neu: Dual-Core für den Desktop
Intels Vice President und General Manager der Desktop Platforms Group, Bill Siu, führte erstmals einen Desktop-Prozessor mit Dual-Core-Technologie im Betrieb vor. Das Demosystem verwendete ein Mainboard mit Intels-915-Chipsatz. Gezeigt wurde die unterschiedliche Prozessorauslastung verschiedener CPU-Architekturen: Single-Core, Single-Core mit Hyper-Threading sowie Dual-Core.
Auf allen drei Systemen lief eine Video-Konferenz mit drei Teilnehmern. Die Single-Core-Maschine zeigte dabei eine CPU-Auslastung von 100 Prozent. Der PC mit Hyper-Threading-Prozessor pendelte sich bei 70 Prozent ein, während das Dual-Core-System 50 Prozent Auslastung angab. Die Dual-Core-CPU zeigte im Task-Manager dabei nur zwei Prozessoren an. Über die Hyper-Threading-Technologie verfügte der Prototyp somit noch nicht. Es gab von Intel auch keine Antwort auf die Frage, ob Hyper-Threading beim Prototypen-Status noch nicht aktiviert war. Dies lässt Spielraum für Spekulationen: Vielleicht muss die Dual-Core-Desktop-CPU aus Software-Lizenzgründen ohne HT auskommen. So arbeitet beispielsweise die Windows XP Home Edition maximal mit zwei virtuellen CPUs. Ein Dual-Core-Prozessor mit Hyper-Threading würde vier virtuelle CPUs ergeben. Vorhandene Home Editions würden diese dann nicht nutzen können. Windows XP Professional wäre dafür Voraussetzung.
Weitere Angaben zum Dual-Core-Prozessor für Client-PCs machte Bill Siu nicht. So gab es auch keine Details über die in den Systemen verwendeten CPUs sowie deren Taktfrequenz. Bei dem Dual-Core-Prototyp soll es sich - laut diversen "inoffiziellen" Roadmaps - um den Pentium-4-Nachfolger mit Codenamen Smithfield handeln. Der Prozessor steht für das dritte Quartal 2005 auf den Roadmaps und basiert Gerüchten zufolge noch auf der NetBurst-Architektur.
Neu: Mobile-Plattform Napa mit Dual-Core-CPU
Intels aktuelle Centrino-Plattform wird im ersten Quartal 2005 zuerst mit Sonoma erneuert. Sonoma verwendet Intels Pentium M Dothan mit einer von 400 auf 533 MHz angehobenen Busfrequenz. Außerdem halten mit Sonoma DDR2-SDRAM und die PCI-Express-Technologie Einzug in Notebooks.
Sonoma wiederum löst Intel Ende 2005 durch Napa ab. Anand Chandrasekher, Vice President und General Manager Mobile Platforms Group bei Intel, gab auf dem IDF jetzt erstmals Details zur übernächsten Centrino-Technologie bekannt. Kern von Napa ist der Dual-Core-Prozessor Yonah. Nachdem Dothan ein evolutionärer Schritt in der Weiterentwicklung war, sieht Mooly Eden, Vice President Mobile Platforms Group, den Yonah als Revolution. Mit der laut Intel komplett neu entworfenen und für Mobility optimierten CPU führt der Hersteller zudem den 65-nm-Prozess ein.
Intel stattet seine erste Dual-Core-CPU für Notebooks mit der Virtualisierungstechnik Vanderpool aus. Im Server-/Workstation-Umfeld kommt diese Technik bereits Mitte 2005 im Itanium-2-Nachfolger Montecito unter dem Namen Silvervale. Weiterhin spendiert der Hersteller dem Yonah die LaGrande-Technologie für Trusted Computing. Yonah soll alle Notebook-Formfaktoren adressieren. Entsprechend dürfte die Verlustleistung der CPU nicht wesentlich steigen. Wie Intel mitteilte, lässt sich beim Yonah zum Energiesparen ein Core dynamisch abschalten. Kompatibel zu bisherigen Centrino-Plattformen wird Yonah allerdings nicht sein. So bekommt der Prozessor laut Angaben des Herstellers ein neues Pinout.
Zur Napa-Plattform zählt der ebenfalls neue Calistoga-Chipsatz. Darin integriert ist eine neue Grafik-Engine mit erweiterten Display- und Media-Features. Weitere Details gab der Hersteller nicht an. Für die Peripherie zeichnet bei Napa der ICH7-M verantwortlich. Der mobile I/O-Hub bietet sechs PCI-Express-Ports und erweiterte Stromsparfunktionen. Für den drahtlosen Netzwerkzugang ist bei Napa mit Golan eine neue Mini-Card mit integrierten Sicherheits-Features zuständig. Ob Golan bereits den WiMAX-Standard 802.16 unterstützt, lässt Intel zu diesem Zeitpunkt noch offen. Angaben zur Architektur oder zu den anvisierten Taktfrequenzen von Yonah machte der Hersteller ebenfalls noch nicht.
Intel zeigt Montecito im Betrieb
Die Entwicklung des Montecito gab Intel bereits vor einigen Jahren bekannt. Diese CPU fungiert als Nachfolge-Architektur der aktuellen Itanium-2-Prozessoren. Herausragendes Merkmal des Montecito sind die beiden auf einem Die integrierten Cores. Mit dem Montecito präsentiert Intel Mitte 2005 seine erste Dual-Core-CPU.
Auf dem Intel Developer Forum im Herbst 2004 zeigt Intel jetzt erstmals Prototypen von Montecito im Betrieb. Bei der Demo verwendete der Hersteller vier Prozessoren in einem System. Jeder Core von Montecito beherrscht zusätzlich ein 2-Wege-Multithreading - im Prinzip Intels Hyper-Threading-Technologie. Nach außen präsentiert sich ein Montecito wie vier Prozessoren.
In der Demonstration mit vier Montecitos beim Betrieb unter Windows 64-Bit zeigte der Task-Manager insgesamt 16 CPUs an. Alle Cores standen unter Last. Intel nutzte als Anwendung dabei eine komplexe Wettersimulation.
Details zum Montecito
Bei Intels Montecito basieren die beiden Cores jeweils auf einem Itanium 2 "Madison 9M". Allerdings spendiert der Hersteller den Cores mit je 12 MByte statt 9 MByte nochmals einen größeren L3-Cache. Von einem gemeinsamen L3-Cache hat Intel abgesehen, da dies eine zu lange Entwicklungszeit beansprucht hätte. Nachteil von dem separaten L3-Cache im Vergleich zum Unified-Cache ist laut Intel eine Performance-Einbuße von zirka zehn Prozent.
Auch der L2-Cache des Montecito erhält mit je 256 KByte für Daten und 1 MByte für Befehle pro Core ein erweitertes Fassungsvermögen. Der im 90-nm-Prozess gefertigte Dual-Core-Itanium verfügt mit allen weiteren Puffern über einen Gesamt-Cache von 27,5 MByte. Intels Montecito besitzt damit eine rekordverdächtige Transistorzahl von 1,72 Millionen.
Montecito-Performance
Ein Arbiter schaltet die beiden Cores des Montecito auf ein gemeinsames Bus-Interface. Intel verwendet beim Montecito wieder den Itanium-2-Sockel PAC611. Damit eignet sich der Dual-Core-Prozessor zum Upgrade vorhandener Itanium-2-Systeme. Alternativ wird es den Montecito mit von 400 auf 533 MHz angehobener Bustaktfrequenz geben. Laut Intel begnügt sich Montecito durchschnittlich mit 100 Watt Verlustleistung. Die CPU läge damit unterhalb der plattformstabilen 130 Watt der Itanium-Prozessoren. Um diese 100 Watt zu erreichen, erhält der Montecito die Foxton-Technologie.
Laut Abhi Talwalkar, Vice President und General Manager Enterprise Platforms Group bei Intel, liefert der Montecito eine 1,5 bis 2fache Performance im Vergleich zum aktuellen Itanium 2. Bei der Performance pro Thread zeichnen hierfür die höhere Taktfrequenz, die größeren Caches sowie je nach Version der FSB533 verantwortlich. Intel visiert beim Montecito eine Starttaktfrequenz von 2,0 GHz an. Im Vergleich zu einem Itanium 2 6M L3 mit 1,5 GHz Taktfrequenz ergibt dies 40 Prozent mehr Performance pro Thread. Die restliche Geschwindigkeitssteigerung erreicht der Montecito durch sein Dual-Core-Design und das 2-Wege-Multithreading (Hyper-Threading).
Neu: Montecito mit Foxton und Pellston
Beim Montecito kommen mit Foxton und Pellston zwei neue Technologien zum Einsatz. Foxton regelt die Performance, Pellston erhöht die Cache-Zuverlässigkeit. Bei Foxton wird die Performance mit Bezug auf die maximal erlaubte Thermal Design Power (TDP) ausgesteuert. Diese Technologie erweitert das Demand Based Switching (SpeedStep-Verfahren) der Xeon-Prozessoren mit Nocona-Core. Foxton erhöht die Performance (Taktfrequenz) des Prozessors dynamisch in Abhängigkeit von der aktuellen Leistungsaufnahme. Je nach anliegendem Workload liefert die CPU eine optimale Performance. Die maximal spezifizierte TDP wird dabei stets eingehalten.
Foxton erkennt somit einen Spielraum in der aktuellen Leistungsaufnahme und kann die Performance um zehn Prozent erhöhen - gegenüber CPUs ohne Foxton. Für die Funktion sind im Prozessor Temperatur-, Leistungsaufnahme- und Spannungssensoren integriert. Die Steuerung von Foxton übernimmt ein ebenfalls integrierter Mikro-Controller. Wird beispielsweise die zulässige TPD überschritten, so reduziert Foxton sofort die anliegende Spannung und somit die Taktfrequenz. Nutzt die CPU den erlaubten Energiebedarf nicht aus, kann Foxton bei Bedarf die Spannung erhöhen, um die maximale Taktfrequenz zu ermöglichen. Sind dabei je nach Applikation nur bestimmte Execution Units in Aktion, dann "übertaktet" Foxton die CPU. Die TDP wird dabei eingehalten, weil nicht alle Units unter Last stehen.
Die Pellston-Technologie zur Erhöhung der Zuverlässigkeit des Cache kommt ebenfalls im Montecito erstmalig zum Einsatz. Pellston erlaubt dem Prozessor, Defekte in Cache-Lines zu entdecken. Wird ein Defekt registriert, so werden diese Zeilen automatisch deaktiviert und im weiteren Betrieb nicht mehr verwendet. Zusätzlich fängt Pellston 2-Bit-ECC-Fehler im L3-Cache ab, die aus Single-Bit-Hardware-Fehlern entstehen. Defekte im Cache führen mit der Pellston-Technologie nicht mehr zum Absturz - der Betrieb geht normal weiter.
AMDs Dual-Core-Roadmap
Die AMD-Prozessoren mit zwei Cores auf einem Die sollen ihr Debüt Mitte 2005 feiern. Hierbei handelt es sich um Opteron-CPUs für den Server-/Workstation-Einsatz. Die entsprechenden Codenamen hat AMD bereits bekannt gegeben: Denmark (100er Serie), Italy (200er Serie) und Egypt (800er Serie). AMD führt somit die bekannten Opteron-Serien für 1-, 2- und 8-Wege-Systeme weiter.
Die Fertigung der Dual-Core-Opterons erfolgt in einem 90-nm-Prozess mit SOI-Technik. AMD hat bereits mit dem Übergang auf 90 nm begonnen. Noch in der zweiten Jahreshälfte 2004 will AMD die aktuellen Opteron-Modelle mit kleinerer Strukturbreite ausliefern (Codenamen Athens, Troy & Venus).
Den ersten Desktop-Prozessor mit Dual-Core will AMD im zweiten Halbjahr 2005 ausliefern. Dieser AMD64-CPU spendierte AMD den Codenamen Toledo. Die Doppelherz-CPU soll ebenfalls auf dem 90-nm-Prozess mit SOI-Technik basieren. Dabei fungiert der Prozessor als Nachfolger der Athlon-FX-Serie. Wie AMD in seiner frühen Ankündigung jetzt ebenfalls bekannt gibt, soll der Übergang auf den 65-nm-Prozess in der Dresdener Fab 36 bereits ab Mitte 2005 beginnen. Erste Produkte mit der weiter geschrumpften Strukturbreite will der Hersteller dann 2006 ausliefern.
Mobile-Prozessoren mit Dual-Core-Technologie sieht AMD im Jahr 2005 im Gegensatz zu Intel noch nicht als erforderlich an.
AMDs Dual-Core-Opteron im Betrieb
AMD zeigt seine erste lauffähige Dual-Core-CPU wie Intel aus dem Server-/Workstation-Segment. Als Plattform für die Demonstration des Dual-Core-Opteron wählte der Hersteller einen ProLiant DL585 von Hewlett-Packard. Der Server für vier Opteron-Prozessoren verwendet die bekannten Socket-940-Steckplätze. Laut AMD musste beim HP-Server nur das BIOS für den Betrieb der Dual-Core-CPUs angepasst werden. Auch die Opteron-Systeme von IBM und Sun sollen sich durch spätere Upgrades für AMDs Dual-Core-CPUs eignen. Einzige Voraussetzung ist die Kompatibilität der Systeme zu den noch 2004 erwarteten Opterons in 90-nm-Technologie.
Die im HP ProLiant DL 858 eingebauten Opterons sind im 90-nm-Prozessor mit SOI-Technologie gefertigt. Durch die kleineren Strukturbreiten erhöht sich die Die-Fläche des Dual-Core-Opteron nur um zirka 10 bis 15 Prozent - im Vergleich zu aktuellen 130-nm-Opterons mit Single-Core. Laut AMD bleibt die TDP des Dual-Core-Opteron auf vergleichbarem Niveau zu den aktuellen Modellen. Damit dürfte die 2-Wege-CPU unterhalb von 100 Watt TDP bleiben.
AMD zeigte die vier Dual-Core-Opterons im HP ProLiant DL585 im Betrieb mit Windows 2003 Server. Wie im Task-Manager zu sehen ist, erkennt das Betriebssystem insgesamt acht CPUs. Mit Hilfe von AMDs System Stress Test 4.0 arbeiteten alle Kerne unter Volllast. Neben dem HP-Server stattete AMD seinen eigenen Quartett-Server, ein Referenzdesign für vier Opterons, mit den Dual-Core-CPUs aus. Das Linux-Betriebssystem identifiziert ebenfalls acht Prozessoren und lässt diese unter Last arbeiten.
Angaben zur Performance oder anvisierten Taktfrequenz gab AMD auf Nachfrage von tecCHANNEL noch nicht bekannt.
Dual-Core mit SSE3
Die AMD64-Architektur der Athlon-64- und Opteron-Prozessoren war seit der Ankündigung im Jahr 2001 für Dual-Core-CPUs ausgelegt. Entsprechende Hinweise fanden sich damals bereits in den Datenblättern. Das Schaltungsdesign für die ersten Produkte mit Dual-Core hat AMD bereits im Juni 2004 finalisiert.
AMDs Dual-Core-Technologie verbindet zwei Prozessorkerne auf einem Die direkt mit dem integrierten Speicher-Controller sowie den HyperTransport-Interfaces. Die Ansteuerung der beiden Cores übernehmen das System Request Queue (SRQ) sowie der Advanced Priority Interrupt Controller (APIC). Der nach dem SRQ folgende Crossbar Switch dient als Schaltzentrale zu den HyperTransport-Interfaces und dem Speicher-Controller. Als neuen Namen für die Verbindung zweier Cores auf einem Die verwendet AMD "Direct Connect Architecture".
Neu bei AMDs Dual-Core-Prozessoren wird die Unterstützung von Intels SSE3-Befehlssatz sein. Allerdings implementiert AMD nur 11 der insgesamt 13 Befehle. So fehlen "MONITOR" und "MWAIT" auf Grund der fehlenden Hyper-Threading-Technologie bei AMDs Prozessoren.
Getrennte Caches
Jeder Kern besitzt bei AMDs Dual-Core-CPU eigene L1- und L2-Caches. Die Größe des L2-Cache gibt AMD mit 512 KByte oder 1 MByte an. Von einem gemeinsam genutzten L2-Cache sieht AMD ab. Hauptgrund hierfür ist das einfachere und somit schneller zu realisierende Schaltungsdesign. Ein gemeinsamer L2-Cache würde ein Redesign der Cores erfordern. Ein Unified-L2-Cache bietet aber auch Vorteile: Jeder Core kann schnell auf eine größere Datenmenge zurückgreifen. Außerdem entfällt das Problem zur Sicherstellung der Cache-Koheränz. IBM verwendet beispielsweise bei seinen Power4- und Power5-Prozessoren gemeinsame L2-Caches.
Über welches Verfahren AMD die L2-Caches abgleichen wird, ist noch nicht bekannt. Beide Cores besitzen Zugriff auf den gemeinsamen Arbeitsspeicher. Mit exklusiven Ressourcen wie den lokalen Prozessor-Caches kann es dabei zu Problemen kommen: Befinden sich die Daten eines bestimmten Speicherbereichs im Cache von Core 0, greift dieser bei einem erneuten Zugriff auf diese Daten in seinen schnellen Cache zurück. Hier kann es aber zu Inkonsistenzen kommen, wenn Core 1 zwischenzeitlich den entsprechenden Speicherbereich mit neuen Daten überschrieben hat. Typische Verfahren zum Sicherstellen der Cache-Koheränz sind die Protokolle MESI und MOESI. Letzteres verwendete AMD bereits beim Dual-Prozessor-Chipsatz 760MP.
Der gemeinsame Zugriff der Cores auf Speicher und die HT-Links führt laut AMD zu einem Performance-Verlust von zehn Prozent. Gleichzeitig sinken dafür die Latenzzeiten zwischen den Cores, im Vergleich zu einem 2-Wege-System mit Single-Core-CPUs.
AMDs Dual-Core gaukelt HT vor
AMDs Dual-Core-Prozessoren geben über eine erweiterte CPUID-Funktion (eax = 8000_0008) die Anzahl von Cores pro Sockel an. Allerdings kann vorhandene Software mit dieser neuen ID nichts anfangen. So unterscheiden Programme bisher maximal zwischen diskreten SMP-Systemen und Hyper-Threading.
Um den Vorteil bisheriger Hyper-Threading-optimierter Programme direkt zu nutzen, werden sich AMDs Dual-Core-Prozessoren als HT-fähig zu erkennen geben. Entsprechend wird über CPUID.HTT der Wert 1 ausgegeben. Zusätzlich erkennt die Software über CPUID.logical_number_of_processors = 2 zwei logische Prozessoren.
Diese Vorgehensweise bei der Identifikation von AMDs Dual-Core-Prozessoren ist ein schlauer Schachzug. Intel hat seit Einführung der Hyper-Threading-Technologie nicht unerheblichen Aufwand betrieben, damit Software-Entwickler ihre Anwendungen Thread-optimiert programmieren. Laut AMD arbeiten die Hyper-Threading-Scheduling-Regeln problemlos mit "echten" Dual-Core-Prozessoren zusammen.
Um künftiger Software dennoch die korrekte Identifikation zu ermöglichen, gibt es in der erweiterten CPUID das Feature-Bit HTVALID. Dieses Bit wird bei AMDs Dual-Core-Prozessoren den Wert 0 besitzen. Damit können Software-Entwickler erkennen, ob ein Prozessor Hyper-Threading tatsächlich unterstützt oder dies nur vorgaukelt.
Fazit
Begriffe wie "Parallelism", "Multithreading" und "Dual-Cores" zählen zu den neuen Lieblingswörtern von AMD und Intel. Die Taktfrequenz wird, wenn überhaupt, nur noch im Nebensatz erwähnt. Kein Wunder, denn der klassische Weg der Performance-Steigerung über die Taktfrequenz führt vermehrt zu Problemen. In erster Linie sind hier die Wärmeentwicklung und somit die hohe Verlustleistung der Prozessoren zu nennen.
Höhere Performance wollen die Prozessorhersteller jetzt mit der Parallelisierung erreichen. So erledigen zwei Cores auf einem Die die zu bewältigenden Rechenaufgaben im Idealfall fast doppelt so schnell. Allerdings bedarf es hier auch der entsprechenden Software-Unterstützung. Nicht ohne Grund starten sowohl AMD als auch Intel zuerst mit Dual-Core-Produkten aus dem Server-/Workstation-Segment. In diesem Bereich sind die Anwendungen bereits überwiegend Multithreaded programmiert. Im Desktop- und Mobile-Segment sieht es noch anders aus.
Intel will seine Desktop- und Mobile-CPU in der zweiten Jahreshälfte 2005 trotzdem bereits auf Dual-Core-Technologie umstellen. So betreibt Intel seit der Einführung der Hyper-Threading-Technologie einen erheblichen Aufwand, damit Software-Entwickler ihre Anwendungen Thread-optimiert programmieren. Auch AMD stattet seinen Athlon 64 FX bis Ende 2005 mit einem Dual-Core aus. Im Mobile-Segment ist AMD ob der Notwendigkeit von Dual-Cores allerdings noch skeptisch - hier muss 2005 ein Core pro Die genügen. (cvi)