Besonders im Server-/Workstation-Umfeld dauert die Entwicklung und Validierung oft sehr lange. Schließlich sollen die Systeme bei der Markteinführung stabil und sicher laufen. Die Industrie benötigt von AMD und Intel deshalb möglichst frühzeitig detaillierte Informationen über geplante neue Prozessoren. Diese Informationen gelangen oft zu tecCHANNEL - aber nicht offiziell von den CPU-Herstellern. Spekulationen über Taktfrequenzen und Features weichen damit den Fakten.
So spendiert Intel dem IA-32e-Prozessor Xeon DP mit dem Irwindale-Core noch im ersten Quartal 2005 einen größeren L2-Cache. Im Jahr 2006 erfährt der Xeon eine Kompletterneuerung durch Dual-Core und eine Plattform mit Dual Independent Bus - jede CPU erhält einen eigenen FSB.
Noch 2005 arbeitet der Itanium 2 "Montecito" mit einem Dual-Core. Neue Technologien wie "Foxton" für mehr Performance und "Pellston" für erhöhte Sicherheit gibt es beim Montecito als Zugabe. Ab 2007 verwendet der Itanium zudem die gleiche Plattform wie der Xeon MP.
Die Dual-Core-Ära einläuten wird Mitte 2005 wohl AMD. Dann darf der Opteron im gewohnten Socket 940 zusätzlich mit SSE3 beschleunigen. Im Jahr 2006 geht es dann weiter mit DDR2-Speicher sowie Fully Buffered DIMMs. Das Thema Virtualisierung steht mit "Pacifica" ebenfalls auf der AMD-Agenda.
Wir weisen darauf hin, dass Informationen aus inoffiziellen Roadmaps erfahrungsgemäß mit Vorsicht zu genießen sind. Schon öfter haben CPU-Hersteller noch kurz vor dem Launch an der Taktfrequenz gedreht, den Start verschoben oder neue Features integriert. Jüngstes Beispiel war Intels Stopp der Entwicklung von 4-GHz-Prozessoren. Unsere Informationen aus verschiedenen Quellen bestätigen allerdings die Plausibilität der aktuellen Hersteller-Roadmaps.
Opteron 90 nm "Athens, Troy & Venus"
AMD bietet die Opteron-Prozessoren in den Serien 100, 200 und 800 an. Als Modelle 150, 250 und 850 arbeiten die Opterons mit einer maximalen Taktfrequenz von 2,4 GHz. Seit dem Februar 2004 bietet AMD mit dem Opteron EE und HE Low-Voltage-Versionen mit 30 beziehungsweise 55 Watt TDP an. Bei diesen Modellen handelt es sich um selektierte Prozessoren mit niedrigerer Core-Spannung. Die CPUs sollen beispielsweise in Blade-Servern und im Storage-Bereich zum Einsatz kommen. Laut AMD ist eine geringe Wärmeabgabe ein zunehmendes Kriterium für große Server-Farmen, bei denen die Kühlung der Server-Räume immense Kosten verursache.
Im Laufe der ersten Jahreshälfte 2005 führt AMD bei den Opteron-Prozessoren deshalb zusätzlich die PowerNow!-Technologie ein. Voraussichtlich gleichzeitig mit der Stromspartechnologie erfolgt die sukzessive Umstellung der SOI-Fertigung auf 90 nm. Erste Modelle der 130-nm-Opteron-Nachfolger mit Codenamen Venus (100er-Serie), Troy (200er-Serie) und Athens (800er-Serie) tauchen vereinzelt bereits in AMDs Datenblättern auf. Die Auslieferung beginnt noch im ersten Quartal 2005.
Diese ersten 90-nm-Opterons 146, 246, 846 und 248 weisen eine TDP von 67 Watt auf. Damit liegen sie deutlich unter den 89 Watt der 130-nm-Pendants. Der Core von Venus, Troy und Athens mit einem D4-Stepping bleibt vor radikalen Änderungen verschont. Die Core-Spannung senkt AMD von 1,5 V bei den 130-nm-CPUs auf nunmehr 1,4 V. Auch die Die-Fläche schrumpft von 145 auf 84 mm². Der Speicher-Controller der 90-nm-CPUs unterstützt weiterhin DDR400-SDRAM in gepufferter Ausführung. Unverändert bleibt auch die L2-Cache-Größe mit 1 MByte.
Taktfrequenzerhöhungen stehen bei den Single-Core-Opterons zumindest noch einmal an. Bis Ende des ersten Quartals 2005 soll es die Opteron-Modelle 152, 252 und 852 geben. Diese CPUs arbeiten dann mit 2,6 GHz Taktfrequenz - statt mit 2,4 GHz wie aktuelle x50er-Modelle.
Opteron Dual-Core "Denmark, Italy & Egypt"
Die AMD-Prozessoren mit zwei Cores auf einem Die sollen ihr Debüt Mitte 2005 feiern. Hierbei handelt es sich um Opteron-CPUs für den Server-/Workstation-Einsatz. Die entsprechenden Codenamen hat AMD bereits bekannt gegeben: Denmark (100er-Serie), Italy (200er-Serie) und Egypt (800er-Serie). AMD führt somit die bekannten Opteron-Serien für 1-, 2- und 8-Wege-Systeme weiter.
Die maximale Leistungsaufnahme der Dual-Core-Modelle soll auf dem Niveau aktueller Opterons bleiben. So nennt Kevin McGrath, AMD Fellow und Manager Opteron Architecture, einen TDP-Wert von 95 Watt für den Dual-Core-Opteron. Durch den 90-nm-Prozess bleibt die Die-Größe ebenfalls auf dem Niveau aktueller 130-nm-Opterons. Die Transistoranzahl steigt dagegen von 106 auf zirka 205 Millionen.
Neu bei AMDs Dual-Core-Prozessoren wird die Unterstützung von Intels SSE3-Befehlssatz sein. Allerdings implementiert AMD nur elf der insgesamt 13 Befehle. So gibt es "MONITOR" und "MWAIT" auf Grund der fehlenden Hyper-Threading-Technologie bei AMDs Prozessoren nicht. Um den Vorteil bisheriger Hyper-Threading-optimierter Programme direkt zu nutzen, werden sich AMDs Dual-Core-Prozessoren aber als HT-fähig zu erkennen geben. Entsprechend wird über CPUID.HTT der Wert 1 ausgegeben. Zusätzlich erkennt die Software über CPUID.logical_number_of_processors = 2 zwei logische Prozessoren.
Neben der SSE3-Erweiterung spendiert AMD dem Dual-Core-Opteron eine verbesserte Hardware-Prefetch-Logik. Damit will AMD Page-Crossing-Zustände optimieren und DRAM-Page-Konflikte minimieren. Zusätzlich kann der Dual-Core-Opteron mit vier Write Combining Buffers aufwarten.
Zum Launch Mitte 2005 sollen AMDs Dual-Core-CPUs mit einer geringeren Taktfrequenz als die Single-Core-Produkte arbeiten. Diese wird voraussichtlich im Bereich von 1,8 bis 2,0 GHz liegen. Unverändert bleibt dagegen der Socket 940 bei Denmark, Italy und Egypt. Laut AMD werden für 90-nm-Single-Core-Opterons ausgelegte Mainboards kompatibel zu den Dual-Core-Produkten sein.
Opteron mit "Pacifica & Presidio"
Die Generationen nach den Dual-Core-Produkten im Jahr 2005 will AMD mit Multi-Core-Designs ausstatten. Dabei sollen zunächst vier und dann acht Cores auf einem Die vereint werden. Mit dem Quad-Core-Opteron ist dabei frühestens 2007 zu rechnen. Ein Jahr früher - 2006 - wird AMD voraussichtlich die DDR2-Speicher-Technologie unterstützen.
Außerdem stehen bereits der Support von FB-DIMMs sowie dann folgend DDR3 auf der Agenda. Schnellere HyperTransport-Schnittstellen, PCI Express der zweiten Generation sowie neue Powermanagement-Features finden sich gleichfalls auf AMDs Roadmap.
Ebenfalls in Entwicklung sind Virtualisierungs- und neue Security-Technologien. So hat AMD als Codenamen für die Virtualisierung "Pacifica" auserwählt. Bei Intel ist diese Technik unter den Namen Silvervale/Vanderpool bekannt. Damit lässt sich ein Prozessor in mehrere unabhängige Partitionen unterteilen. Für Trusted Computing soll bei AMD künftig die Presidio-Technologie sorgen. Bei Intel wird diese als La Grande bezeichnet. Pacifica und Presidio arbeiten laut AMD dabei sehr eng zusammen.
Xeon DP "Irwindale & Dempsey"
Der Xeon DP für Single- und Dual-Prozessorsysteme basiert seit Juni 2004 auf dem Nocona-Core, der im Prinzip dem Prescott-Core des Pentium 4 entspricht. Die schnellste Xeon-Variante arbeitet mit 3,60 GHz und verwendet einen 800 MHz schnellen FSB. Weitere aktuell angebotene Taktfrequenzen des in 90-nm-Technologie gefertigten Nocona sind 2,80, 3,00, 3,20 und 3,40 GHz.
Wie der Pentium 4 beherrschen die Xeons Hyper-Threading und werden durch einen 1 MByte großen L2-Cache unterstützt. Außerdem sind die Nocona-CPUs mit der 64-Bit Extension Technology sowie dem SpeedStep-Verfahren (Demand Based Switching) zum Energiesparen ausgestattet.
Mit höheren Taktfrequenzen als 3,60 GHz wird Intel den Nocona nicht mehr anbieten. Noch im ersten Quartal 2005 gibt es dafür den Nachfolger mit Codenamen "Irwindale". Der Core basiert auf dem Nocona, verfügt jedoch über einen 2 MByte großen L2-Cache. Die Taktfrequenz mit 3,60 GHz sowie die übrigen Features bleiben unverändert zum Vorgänger. Intel erwartet durch den größeren Cache laut Roadmap eine 10 bis 20 Prozent höhere Performance. Zum Launch bietet Intel den Irwindale auch mit 3,00, 3,20 und 3,40 GHz Taktfrequenz an. Erst im dritten Quartal 2005 erfolgt eine Anhebung der Rechengeschwindigkeit auf 3,80 GHz. Irwindale beherrscht wie der Nocona (ab E0-Stepping) Intels XD-Technologie zum Schutz vor Buffer Overflows.
Im ersten Quartal 2006 debütiert Intels erster Xeon mit Dual-Core-Technologie. Voraussichtlich basiert der mit Codenamen "Dempsey" versehene Xeon auf dem entsprechenden Desktop-Pendant "Smithfield". Den Pentium-4-Nachfolger Smithfield soll es im dritten Quartal 2005 geben. Die CPU arbeitet mit 3,20 GHz Taktfrequenz, einem FSB800 und je 1 MByte L2-Cache pro Core. Hyper-Threading unterstützt Smithfield nicht. Vermutlich besitzt Dempsey ähnliche Eckdaten.
Als entsprechende Dual-Core-Chipsätze für Dempsey stehen dann "Blackford" (für Server) und "Greencreek" (für Workstations) bereit. Als Besonderheit bieten die Chipsätze für jede CPU einen eigenen Prozessorbus. Bisher mussten sich zwei Prozessoren einen FSB teilen. Des Weiteren bieten Blackford/Greencreek Unterstützung für FB-DIMMs sowie Serial-ATA-II-Laufwerke.
In der zweiten Jahreshälfte 2006 will Intel dann mit der 65-nm-Technologie energieeffizientere Dual-Core-Xeons auf den Markt bringen. Den 65-nm-Xeon stattet Intel mit der Virtualisierungstechnologie "Silvervale" aus. Möglicherweise debütiert Silvervale bereits mit Dempsey.
Xeon MP "Cranford & Potomac"
Die aktuell schnellste Xeon-MP-Variante läuft mit 3,00 GHz Taktfrequenz. Der FSB arbeitet weiterhin mit 400 MHz. Während das Topmodell auf den 4-MByte-L3-Cache zurückgreift, steht den Varianten mit 2,20, 2,70 und 2,80 GHz ein 2-MByte-L3-Cache zur Verfügung. Gefertigt werden die Xeon MPs mit dem Gallatin-Core im 0,13-µm-Prozess.
Da die Mühlen im Server-Bereich langsamer mahlen und Kontinuität wichtig ist, gibt es für die großen IA-32-Server erst im ersten Quartal 2005 eine neue Plattform. Dann erscheint der Cranford zusammen mit dem Chipsatz Twin Castle für vier CPUs. Hinter Cranford verbirgt sich im Prinzip der Nocona-Xeon, erweitert um die 4fach-SMP-Fähigkeit. Allerdings arbeitet Cranford nur mit 667 MHz FSB-Taktfrequenz - statt mit 800 MHz wie beim Nocona. Die Cache-Konfiguration ist identisch: 1 MByte L2-Cache und kein L3-Cache. Beim Cranford führt Intel die 64-Bit Extension Technology erstmals bei der Xeon-MP-Serie ein. Die Fertigung erfolgt im 90-nm-Prozess.
Zum Start bietet Intel den Cranford mit 3,16 und 3,66 GHz Taktfrequenz an. Weitere Modelle sind für 2005 nicht vorgesehen. Der Twin-Castle-Chipsatz unterstützt wie der Lindenhurst-Chipsatz für Xeon DPs DDR2-Speicher und PCI Express. Allerdings bietet Twin Castle zwei Prozessorbusse - ähnlich den Blackford/Greencreek-Chipsätzen für den Dual-Core-Xeon-DP "Dempsey".
Mit dem Cranford adressiert Intel "günstige" 4-Wege-Systeme. Wer mehr Performance in Multiprocessing-Servern benötigt, sollte im zweiten Quartal 2005 auf den Xeon MP "Potomac" warten. Der Potomac basiert auf dem Cranford und bietet zusätzlich einen 4 beziehungsweise 8 MByte großen L3-Cache. Laut Roadmap gibt es zum Launch folgende Modelle: 3,16 und 3,66 GHz mit 4 MByte L3-Cache sowie 3,66 GHz mit 8 MByte L3-Cache. Alle Varianten sind wie die Cranford-CPUs mit einem FSB667, 64-Bit-Erweiterung, SpeedStep und XD-Technologie ausgestattet.
Xeon MP "Paxville, Tulsa & Whitefield"
Der erste Xeon MP mit Dual-Core-Technologie erscheint im ersten Quartal 2006. Als Codenamen hat der Hersteller "Paxville" auserkoren. Die CPU tritt die Nachfolge der Cranford/Potomac-Modelle an. Details zum Paxville sind bislang nicht bekannt. Vermutlich basiert der Dual-Core-Xeon-MP aber wie die DP-Variante "Dempsey" auf dem Pentium-4-Nachfolger "Smithfield".
Als gesichert gilt jedoch die Fertigungstechnologie des Paxville in 90 nm. Außerdem will Intel 2006 die Virtualisierungstechnologie "Silvervale" mit den Xeon MPs unterstützen. Dies könnte somit bereits mit dem Paxville erfolgen. Bei der Plattform setzt Paxville weiterhin auf den Twin-Castle-Chipsatz. Änderungen sind laut Roadmap nur minimal notwendig.
Paxville erhält bereits im dritten Quartal 2006 einen Nachfolger. Dabei handelt es sich um "Tulsa", dem ersten Xeon MP mit 65 nm Strukturbreite. Spätestens mit Tulsa erfolgt auch die Unterstützung der Hardware-basierten Virtualisierungstechnologie Silvervale. Auf welcher Architektur dabei Tulsa basiert, ist noch nicht bekannt.
Im Jahr 2007 geht Intel mit der Common Platform Architecture für den Xeon MP und Itanium an den Start. Beide CPU-Serien besitzen dann den gleichen Sockel und setzen auf eine gemeinsame Plattform. Der entsprechende Xeon MP hat von Intel bereits den Codenamen "Whitefield" bekommen. Die CPU setzt auf eine Multi-Core-Technologie.
Itanium 2 "Madison 9M"
Seit November 2004 bietet Intel den Itanium 2 für Multiprocessing an, basierend auf dem Madison-9M-Core. Als Topmodell fungiert die 1,6-GHz-Variante mit einem 9 MByte großen integrierten L3-Cache. Die Transistorzahl übersteigt bereits 500 Millionen Stück. Bei einer zu den bisherigen Itanium-2-CPUs unveränderten Core-Spannung von 1,3 V begnügt sich der Madison 9M mit 130 Watt Verlustleistung. Intel garantiert damit die thermische, elektrische und mechanische Kompatibilität zu vorhandenen Itanium-2-Systemen. So verharrt auch der FSB auf einer Taktfrequenz von 400 MHz.
Multiprocessing-Varianten mit 1,6 GHz und 6 MByte L3-Cache sowie 1,5 GHz und 4 MByte L3-Cache bietet Intel ebenfalls als Madison-9M-Ableger an. Diese Itanium-2-CPUs sind wie das Topmodell mit 130 Watt TDP und einem FSB400 spezifiziert. Basierend auf dem von Intel im Juni 2003 vorgestellten Madison-Core gibt es den Itanium 2 für Multiprocessing noch mit 1,3, 1,4 und 1,5 GHz Taktfrequenz, ausgestattet mit L3-Caches von 3, 4 und 6 MByte.
Bewegung kommt in die Itanium-2-Roadmap für Mehrwege-Systeme erst wieder im dritten Quartal 2005. Dann bietet Intel den Madison 9M zusätzlich mit einer FSB-Taktfrequenz von 667 MHz an.
Itanium 2 "Fanwood"
Die für Dual-Processing ausgelegten Itanium 2 sind bei Intel unter dem Codenamen "Fanwood" bekannt. Aktuelles Topmodell dieser Serie ist der im November 2004 vorgestellte Itanium 2 mit 1,6 GHz und 3 MByte L3-Cache. Intel bietet den IA64-Prozessor wahlweise mit FSB400 oder FSB533 an. Beide Varianten basieren auf dem Madison-9M-Core und sind mit einem TDP-Wert von 99 Watt spezifiziert. Die Dual-Processing-CPUs empfiehlt Intel insbesondere für High-Performance-Cluster und Frontend-Systeme in Unternehmen.
Weitere Itanium-2-Modelle für Dualprocessing sind mit einer Taktfrequenz von 1,4 GHz und wahlweise 1,5 oder 3 MByte L3-Cache erhältlich. Die CPUs bietet Intel ausschließlich mit FSB400 an. Mit gleicher Busgeschwindigkeit arbeiten auch die beiden Low-Voltage-Itanium-2-CPUs für Dual-Processing: 1,0 GHz mit 1,5 MByte L3-Cache und 1,3 GHz mit 3 MByte L3-Cache - bei einem TDP von jeweils 62 Watt.
Schnellere Varianten der Fanwood-Prozessoren sieht Intel bis einschließlich dem dritten Quartal 2005 nicht mehr vor. Dann erfolgt der Übergang auf die Dual-Core-Produkte.
Itanium 2 "Montecito, Millington & Montvale"
Im vierten Quartal 2005 stellt Intel mit dem "Montecito" die nächste IA64-Prozessorgeneration vor. Bei Montecito handelt es sich um den Nachfolger des Madison 9M. Der weiterhin zum Itanium 2 kompatible Prozessor enthält als Highlight zwei unabhängige Cores, vereint auf einem Siliziumplättchen. Als Starttaktfrequenz visiert Intel 2,0 GHz an.
Beim Montecito besitzen beide Cores ihren eigenen L3-Cache. Von einem Unified-L3-Cache hat Intel abgesehen, weil die Latenzzeit beim Zugriff zu hoch wäre. Jeder Core entspricht beim Montecito einem "Madison 9M". Allerdings spendiert Intel den Cores mit je 12 MByte nochmals einen größeren L3-Cache. Auch der L2-Cache des Montecito erhält mit je 256 KByte für Daten und 1 MByte für Befehle pro Core ein erweitertes Fassungsvermögen. Der im 90-nm-Prozess gefertigte Dual-Core-Itanium verfügt mit allen weiteren Puffern über einen Gesamt-Cache von 27,5 MByte. Intels Montecito besitzt damit eine rekordverdächtige Transistorzahl von 1,72 Millionen.
Ein Arbiter schaltet die beiden Cores des Montecito auf ein gemeinsames Bus-Interface. Intel verwendet beim Montecito wieder den Itanium-2-Sockel PAC611. Damit eignet sich der Dual-Core-Prozessor zum Upgrade vorhandener Itanium-2-Systeme. Alternativ wird es den Montecito mit von 400 auf 533 und 667 MHz angehobener Bustaktfrequenz geben. Laut Intel begnügt sich Montecito durchschnittlich mit 100 Watt Verlustleistung. Die CPU läge damit unterhalb der plattformstabilen 130 Watt der Itanium-Prozessoren.
Ein für Dual-Processing - zwei physikalische CPUs - ausgelegter Montecito steht im vierten Quartal 2005 ebenfalls auf Intels Roadmap. Dieser Prozessor ist somit der Nachfolger des "Fanwood" und hat den Codenamen "Millington". Die CPU soll es mit 400, 533 und 667 MHz Bustaktfrequenz geben. Auch ein Low-Voltage-Millington mit FSB400 soll im vierten Quartal 2005 debütieren. Im Jahr 2006 löst dann der Montvale den Montecito und der DP Montvale den Millington ab. Neu an den Montvale-CPUs ist vor allem die 65-nm-Strukturbreite.
Eine neue Plattform wird Intel für die Dual-Core-Itaniums mit Bayshore ebenfalls anbieten. Mit dem Bayshore-Chipsatz kann der Itanium-Prozessor auf DDR2-SDRAM mit Fully-Buffered DIMMs zurückgreifen. Außerdem unterstützt Bayshore die PCI-Express-Schnittstelle sowie die schnelleren Prozessorbusse.
Montecito mit "HT, Foxton & Pellston"
Intel führt beim Montecito eine neue Variante der Hyper-Threading-Technologie bei den IA64-CPUs ein. Der Prozessor präsentiert sich dann nach außen wie ein 4-Wege-System. Außerdem stattet Intel den Montecito mit den zwei neuen Technologien "Foxton" und "Pellston" aus. Während Foxton die Performance regelt, erhöht Pellston die Cache-Zuverlässigkeit.
Bei Foxton wird die Performance mit Bezug auf die maximal erlaubte Thermal Design Power (TDP) ausgesteuert. Diese Technologie erweitert das Demand Based Switching (SpeedStep-Verfahren) der Xeon-Prozessoren mit Nocona-Core. Foxton erhöht die Performance (Taktfrequenz) des Prozessors dynamisch in Abhängigkeit von der aktuellen Leistungsaufnahme. Je nach anliegendem Workload liefert die CPU eine optimale Performance. Die maximal spezifizierte TDP wird dabei stets eingehalten.
Foxton erkennt somit einen Spielraum in der aktuellen Leistungsaufnahme und kann die Performance um zehn Prozent erhöhen - gegenüber CPUs ohne Foxton. Für die Funktion sind im Prozessor Temperatur-, Leistungsaufnahme- und Spannungssensoren integriert. Die Steuerung von Foxton übernimmt ein ebenfalls integrierter Mikro-Controller. Wird beispielsweise die zulässige TPD überschritten, so reduziert Foxton sofort die anliegende Spannung und somit die Taktfrequenz. Nutzt die CPU den erlaubten Energiebedarf nicht aus, kann Foxton bei Bedarf die Spannung erhöhen, um die maximale Taktfrequenz zu ermöglichen. Sind dabei je nach Applikation nur bestimmte Execution Units in Aktion, dann "übertaktet" Foxton die CPU. Die TDP wird dabei eingehalten, weil nicht alle Units unter Last stehen.
Die Pellston-Technologie zur Erhöhung der Zuverlässigkeit des Cache kommt ebenfalls im Montecito erstmalig zum Einsatz. Pellston erlaubt dem Prozessor, Defekte in Cache-Lines zu entdecken. Wird ein Defekt registriert, so werden diese Zeilen automatisch deaktiviert und im weiteren Betrieb nicht mehr verwendet. Zusätzlich fängt Pellston 2-Bit-ECC-Fehler im L3-Cache ab, die aus Single-Bit-Hardware-Fehlern entstehen. Defekte im Cache führen mit der Pellston-Technologie nicht mehr zum Absturz - der Betrieb geht normal weiter.
Itanium 2 "Tukwila & Dimona"
Während der Eröffnungs-Keynote zum Intel Developer Forum Fall 2003 in San Jose stellte Intels Corporation President und COO Paul Otellini das Tanglewood-Projekt vor. Seitdem gibt Intel in kleinen Häppchen weitere Details bekannt. So führt Intel den Prozessor nun unter dem Codenamen "Tukwila".
Der IA-64-Prozessor Tukwila arbeitet mit einem Multi-Core-Die. Die CPU soll laut Otellini die 7fache Performance von Itanium-2-CPUs mit Madison-Core aufweisen. Die Entwicklung von Tukwila führt das von Intel übernommene ehemalige Digital Alpha-Prozessor-Design-Team durch.
Wie viele Cores Tukwila auf einem Die vereint, ist noch nicht bekannt. Von mindestens vier Cores ist dabei auf jeden Fall auszugehen. Bei späteren Versionen von Tukwila munkelt man von bis zu 16 Cores auf einem Siliziumplättchen. Intel weist beim Itanium auch auf die kleinere Core-Größe der IA-64-Architektur hin. So soll der Tukwila pro Die-Fläche die doppelte Anzahl an Cores aufnehmen können als die IA-32-Architektur des Xeon. Ob in diesem Größenvergleich die benötigte Die-Fläche für den Cache der Prozessoren mit eingerechnet ist, gab Intel nicht bekannt.
Auf dem Microprocessor Forum 2002 veröffentlichte Intel erstmals Pläne über Itanium-Prozessoren mit mehreren Cores. Damals verkündete Intel Fellow John Crawford Aussichten auf Itanium-CPUs mit vier Cores auf einem Die. Crawford nannte 2007 als Zeitpunkt für die Markteinführung eines entsprechenden Produkts. Der Multi-Core-Itanium ist zusätzlich mit einer Variante von Intels Hyper-Threading-Technologie ausgestattet.
Vom Codenamen Tanglewood (Tukwila) wurde damals aber noch nicht gesprochen. Dass es sich dabei bereits um diese CPU handelte, war nach Otellinis Ankündigung klar: Er nannte ebenfalls 2007 als wahrscheinliches Launch-Datum. Wie auf dem IDF Spring 2004 zusätzlich bekannt wurde, will Intel den Tukwila auch für Dual-Prozessor-Systeme auf den Markt bringen. Eine vorläufige Bezeichnung hat Intel mit "Dimona" bereits zur Hand. Einen Low-Voltage-Dimona soll es ebenfalls geben.
Itanium "Common Platform"
Intel setzt bei seiner 64-Bit-Strategie auch nach der Vorstellung der 64-Bit Extension Technology für den Xeon voll auf den Itanium. Die 64-Bit Extension Technology findet in aktuellen Präsentationen von Intel nur in Nebensätzen Erwähnung.
Da die 64-Bit-Erweiterung auf Grund des Marktdrucks notwendig wurde, muss Intel seine jahrelangen Investitionen in den Itanium mit stichhaltigen Argumenten schützen. Vor allem dem Preisargument wird dabei jetzt der Stachel gezogen.
Im Jahr 2007 soll es für den Itanium "Tukwila" und Xeon MP "Whitefield" eine gemeinsame Plattform geben. Beide CPUs können dann auf die gleichen Mainboards, Chipsätze und Sockel zurückgreifen. Die Fertigung eines Itanium- oder Xeon-Systems ist damit für OEMs ohne Preisdifferenz möglich. Die Kosten für die CPUs sollen ebenfalls auf einem Niveau liegen. Entscheidend ist aber, dass laut Intel ein Itanium-System im Jahr 2007 bei gleichem Preis die doppelte Performance bieten soll. Derzeit kostet ein Itanium-System noch zirka 30 bis 60 Prozent mehr als ein Xeon-System mit vergleichbarer Ausstattung. Die Performance des Itanium liegt dabei 30 bis 50 Prozent höher als beim Xeon.
Details über die technische Realisierung des gemeinsamen Steckplatzes für den Itanium und Xeon MP gibt Intel noch nicht bekannt. Die Kommunikation des Chipsatzes mit den Prozessoren muss über ein einheitliches Bussystem erfolgen, das ein gemeinsames Protokoll nutzt. Derzeit ist der FSB des Xeon mit dem Itanium-PAC-611-Prozessorbus inkompatibel. Die aktuellen IA-32- und IA-64-CPUs verwenden zudem unterschiedliche Busprotokolle.
Für die Common Platform würde sich somit eine universelle serielle Schnittstelle wie HyperTransport ideal eignen. Allerdings wird HyperTransport bereits von den AMD64-Prozessoren und Transmetas Efficeon verwendet. So garantierte Tom Garrison, Director Enterprise Marketing & Alliances von Intel, im Gespräch mit tecCHANNEL auch spontan, dass dieses serielle Interface nicht verwendet werden wird. Denkbar wäre somit eine künftige Version der PCI-Express-Schnittstelle, für die sich Intel schon seit geraumer Zeit stark macht.
Fazit
Begriffe wie "Parallelism", "Multithreading" und "Dual-Cores" zählen zu den neuen Lieblingswörtern von AMD und Intel. Die Taktfrequenz wird, wenn überhaupt, nur noch im Nebensatz erwähnt. Kein Wunder, denn der klassische Weg der Performance-Steigerung über die Taktfrequenz führt vermehrt zu Problemen. In erster Linie sind hier die Wärmeentwicklung und somit die hohe Verlustleistung der Prozessoren zu nennen.
Höhere Performance wollen die Prozessorhersteller jetzt mit der Parallelisierung erreichen. So erledigen zwei Cores auf einem Die die zu bewältigenden Rechenaufgaben im Idealfall fast doppelt so schnell. Allerdings bedarf es hier auch der entsprechenden Software-Unterstützung. Nicht ohne Grund startet vor allem AMD zuerst mit Dual-Core-Produkten aus dem Server-/Workstation-Segment. In diesem Bereich sind die Anwendungen bereits überwiegend Multithreaded programmiert. Im Desktop- und Mobile-Segment sieht es noch anders aus.
Erfreulich bleibt bei der Umstellung auf die Dual-Core-Produkte die weit gehende Plattformstabilität. So verändert Intel bei den IA64-Prozessoren der Itanium-Serie den Sockel PAC611 und das Busprotokoll mindestens bis zum Montecito nicht. Das kommt jedoch nicht von ungefähr: Im Umfeld des Itanium werden oft langfristige lösungsbasierte Verträge geschlossen: Der Server-Hersteller garantiert dem Kunden zum Festpreis eine Performance-Steigerung über einige Jahre hinweg. Ist diese durch ein simples Update der CPU möglich, können die Systeme günstiger angeboten werden und haben somit bessere Marktchancen. Dies sieht AMD ähnlich: Die Dual-Core-Opterons werden zum bekannten Socket 940 kompatibel sein.
Wie sich bei Intel die 64-Bit-Anteile künftig zwischen dem Xeon MP und Itanium entwickeln, bleibt abzuwarten. Die Roadmaps beider Serien sind zumindest sehr "lebendig". Und im Jahr 2007 münden sie in einer Common Platform für den Xeon MP und Itanium. Dann gibt es für das gleiche Geld Xeon-MP- oder Itanium-Systeme, nur sollen Letztere die doppelte Performance bieten. (cvi)