Ob klangvolle Bezeichnungen wie Silverthorne und Venus, ruppige Namen wie Bulldozer oder schlichte Nummern wie K10, jeder Hersteller hat seine eigenen Vorlieben, mit denen er seine Produkte während der Entwicklungsphase belegt. Manchmal darf der Chefentwickler seiner Lieblingskneipe zu Ruhm und Ehre verhelfen, manchmal müssen Rennstrecken oder Flüsse herhalten.
Doch während der Hersteller seine eigenen Codenamen leicht im Griff behält, verliert ein Außenstehender schnell den Überblick. Daher haben wir auf den folgenden Seiten die wichtigsten Codenamen von AMD und Intel zusammengestellt. Sortiert nach den Gattungen Desktop, Mobile und Server finden Sie die technischen Spezifikationen und die geplanten Erscheinungstermine der zugehörigen Produkte. Wo es sinnvoll ist, bieten wir Ihnen auch Links zu weiter führenden Beiträgen.
Im Laufe der Zeit werden wir diesen Beitrag ständig erweitern und pflegen. Dabei wollen wir Sie zur aktiven Teilnahme auffordern. Sollten Sie auf einen neuen Codenamen für ein wichtiges Produkt stoßen, das Ihrer Meinung nach in unserer Auflistung noch fehlt, senden Sie bitte einfach eine kurze E-Mail an feedback@tecchannel.de, Stichwort Codename. Wir werden das Produkt dann beim nächsten Update in unsere Übersicht aufnehmen.
AMD: Desktop-Prozessoren
AMD zeigt sich wankelmütig bei der Wahl seiner Codenamen. Wurden bei den ersten Athlon-Generationen noch edle Pferde (Thoroughbred, Palomino) und klassische Autos (Thunderbird, Spitfire, Morgan) gewählt, wechselte man bei den 64-Bit-CPUs zu eher brachialen Gegenständen wie dem großen Holzhammer und dem kleinen Tischlerhammer.
Mit Informationen über künftige Prozessoren hält sich AMD oft bedeckt. Immerhin posaunt das Unternehmen die Codenamen seiner nächsten CPU-Generationen frei heraus. Allerdings verschwinden Codenamen auch schnell wieder, wenn es zeitliche Verzögerungen gibt. So sind auch die Spezifikationen und Launch-Termine wie so oft ein Sammelsurium aus "geheimen Roadmaps" und diversen Gerüchten...
|
Codename |
Spezifikationen |
Intro |
Weitere Infos |
|---|---|---|---|
|
Agena |
Desktop-CPU, Brand-Name „Phenom 9000“, K10-Quad-Core, L3-Cache, Socket AM2+, HT3.0, 65 nm |
11/2007 |
Neue Desktop-Generation im Test: AMD Phenom mit K10-Architektur |
|
Agena FX |
Desktop-CPU für 4x4-Plattform, Brand-Name „Phenom FX“, K10-Quad-Core, Socket 1207+, HT3.0, 65 nm |
eingestellt |
|
|
Applebred |
spezieller Duron für OEMs, basiert auf Thoroughbred-Core, Takt bis 1,8 GHz |
2003 |
|
|
Barcelona |
Quad-Core K8L (finaler Name: K10), 512 Kbyte L2-Cache pro Core, Shared L3-Cache 2M, Dual-DDR2-Channel, Server-CPU |
09/2007 |
|
|
Barton |
Dritte Generation Athlon XP, 0,13-Mikron-Kupferprozess, 128 KByte L1-Cache, 512 KByte L2-Cache, 333 und 400 MHZ FSB |
2/2003 |
|
|
Brisbane |
Athlon 64 X2, Dual-Core, 65 nm Strukturbreite, Socket AM2 |
1H/2007 |
|
|
Bulldozer |
Neuer CPU-Core, K10-Nachfolger, SSE5 |
Ursprünglich 2009, kommt 2011 mit 12-Core-CPU Interlago |
|
|
Callisto |
Phenom II X2, 45 nm, Dual-Core, Socket AM3 |
||
|
Cartwheel |
Desktop-Mainstream-Plattform, Athlon X2, Nachfolger von Pinwheel, Dual-Core, 1 MByte L3-Cache, HT 3.0, 45 nm |
2008 |
|
|
ClawHammer |
Athlon 64 Core, 0,13-Mikrometer-Prozess, SOI, 1 MByte L2-Cache, Single-Channel-DDR400, Socket 754 |
Q3/2003 |
|
|
Copperhead |
Desktop-Mainstream-Plattform, nativer Quad-Core, Fusion-Technologie, DDR3, 45 nm |
2010 |
|
|
Deneb |
Phenom II X4, AM3, 45 nm, Quad-Core, 8 MByte Cache, DDR2/3-Speicher-Controller |
01/2009 |
|
|
Deneb FX |
Agena-FX-Nachfolger, Quad-Core, 45 nm, L3-Cache, DDR3-Speicher-Controller, Socket AM3 |
eingestellt |
|
|
Falcon |
AMDs Fusion-Technologie: Prozessor (Bulldozer Core) mit auf dem Die integrierter ATI-Grafikengine, 45 nm, integrierter Speicher-Controller sowie PCIe |
Ursprünglich Ende 2008, Anfang 2009 |
|
|
Fusion |
Prozessor mit auf dem Die integrierter ATI-Grafikengine, 45 nm |
Ende 2008, Anfang 2009 |
|
|
Heka |
Phenom II X3, 45 nm, Triple-Core, 6 MByte L3-Cache, Socket AM3 |
02/2009 |
|
|
K10 |
Natives Quad-Core-Design, K8-Nachfolger, 65 nm, L3-Cache |
09/2007 |
|
|
K8L |
Ursprüngliche Bezeichnung für die K10-Architektur mit Quad-Core und L3-Cache |
09/2007 |
|
|
Kodiak |
Plattform, Business-Desktops, 45-nm-Phenom-CPUs |
2H/2009 |
|
|
Kuma |
Desktop-CPU, Brand-Name „Phenom X2“, K10-Dual-Core, L3-Cache, Socket AM2+, HT3.0, 65 nm |
Ursprünglich H2/2007, eingestellt |
|
|
Leo |
Desktop-Performance-Plattform, Phenom X2 und X4, Nachfolger von Spider, 6 MByte L3-Cache, HT 3.0, DDR2, AM2+, 45 nm |
Ursprünglich 2008, Vorstellung Anfang 2009 |
|
|
Liano |
32 nm, Quad-Core, 4 MByte Cache, DDR3-Speicher-Controller, integrierte GPU, APU |
2011 |
|
|
Manila |
Sempron, Single-Core, 90 nm Strukturbreite, Dual-Channel-DDR2, Socket AM2 |
Juni 2006 |
|
|
Morgan |
Duron-Core, 2. Generation, SSE und 3DNow!, FSB 200 |
8/2001 |
|
|
Newcastle |
Athlon 64, basiert auf ClawHammer-Core, 512 KByte L2-Cache, Single-Channel-DDR400, Socket 754 |
3/2004 |
|
|
Orleans |
Athlon 64, Single-Core, Dual-Channel-DDR2, Socket AM2, Pacifica |
Juni 2006 |
|
|
Orochi |
32 nm, mehr als 4 Kerne, mehr als 8 MByte Cache, DDR3-Speicher-Controller |
2011 |
|
|
Pacifica |
Virtualisierungs-Technologie für künftige AMD-Prozessoren. Intels nennt seine Variante Vanderpool |
Q2/2006 |
|
|
Palermo |
Athlon XP für Socket 754, Paris-Nachfolger, 90 nm Strukturbreite |
H2/2005 |
|
|
Palomino |
Erster Athlon XP Core, 0,18-Mikron-Prozess, 256 KByte L2-Cache, 3DNow! Und SSE |
5/2001 |
|
|
Paris |
Athlon-XP-Nachfolger, ClawHammer-Core mit 256 KByte L2-Cache, Single-Channel-DDR400, 130-nm-Prozess, SOI, kein 64-Bit-Modus, Socket 754 |
Q3/2004 |
|
|
Pinwheel |
Desktop-Mainstream-Plattform, Athlon X2 für Socket AM2+, Dual-Core, 1 MByte L2-Cache, DDR2, 65 nm |
2H/2007 |
|
|
Presido |
Technologie für Trusted Computing. Intels Version heißt La Grande |
2006 |
|
|
Propus |
Athlon II X4, 2 MByte Cache, Socket AM3 |
Q3/2009 |
|
|
Python |
Desktop-Performance-Plattform, Nachfolger von Leo, nativer Octal-Core, DDR3, AM3, 45 nm |
Ursprünglich 2009 |
|
|
Rana |
Athlon II X3, 1,5 MByte Cache, Socket AM3 |
Q3/2009 |
|
|
Rana |
Desktop-CPU, Brand-Name „Phenom X2“, K10-Dual-Core, kein L3-Cache, Socket AM2+, HT3.0, 65 nm |
H2/2007 |
|
|
Regor |
Athlon II X2, 45 nm, Dual-Core, Socket AM3 |
||
|
Regor |
Rana-Nachfolger, Dual-Core, 45 nm, kein L3-Cache, DDR3-Speicher-Controller, Socket AM3 |
Ende 2008 |
|
|
San Diego |
Athlon 64 FX mit 90 nm Strukturbreite, 1 MByte L2-Cache, Dual-Channel-DDR400, Socket 939 |
erstes Halbjahr 2004 |
|
|
Sargas |
Sempron, 1 MByte Cache, 45 nm, Socket AM3 |
Q3/2009 |
|
|
Sargas |
Spica-Nachfolger, 45 nm, DDR3-Speicher-Controller, Socket AM3 |
Ende 2008 |
|
|
SledgeHammer |
Opteron- und Athlon-FX-Core, 64 KByte L1-Cache, 1 MByte L2-Cache DDR400-Speicher, Socket 940 |
4/2003 |
|
|
Sparta |
Sempron, 65 nm Strukturbreite, Socket AM2 |
2H/2007 |
|
|
Spica |
Desktop-CPU, K10-Single-Core, Socket AM2+, HT3.0, 65 nm |
H1/2008 |
|
|
Spider |
Desktop-Performance-Plattform, Phenom X2 und X4, 2 MByte L3-Cache, DDR2, AM2+, 65 nm |
H2/2007 |
|
|
Spitfire |
Vom Thunderbird abgeleiteter Core der ersten Durons, L2-Cache auf 64 KByte reduziert, 128 KByte L1-Cache |
6/2000 |
|
|
Stars |
Desktop-CPU-Serie mit K10-Core, 65 nm |
H2/2007 |
|
|
Thoroughbred |
Zweiter Athlon-XP-Core, 0,13-Mikron-Kupferprozess, FSB 266 und 333 MHz, 128 KByte L1-Cache, 256 KByte L2-Cache |
4/2002 |
|
|
Thorton |
Spezieller Athlon XP für OEMs, basiert auf Barton-Core, die Hälfte des 512 KByte L2-Cache ist deaktiviert |
2003 |
|
|
Thunderbird |
Zweite Generation Athlon, erstmals mit integriertem 256 KByte-L2-Cache, 128-KByte L1-Cache , 0,18 Mikron, Kupfer und Al-Modelle |
6/2000 |
|
|
Toledo |
Athlon FX, San-Diego-Nachfolger, Dual-Core und eventuell DDR2, 90 nm, SSE3, Socket 939 |
H2/2005 |
|
|
Toliman |
Phenom 8000, Triple-Core, |
Q1/2008 |
|
|
Winchester |
Athlon 64 mit 90 nm Strukturbreite, 512 KByte L2-Cache, Dual-Channel-DDR400, Socket 939 |
Q4/2004 |
|
|
Windsor |
Athlon 64 X2, Dual-Core, 90 nm Strukturbreite, Dual-Channel-DDR2, Socket AM2, Pacifica |
Juni 2006 |
Intel: Desktop-Prozessoren
Intel ist ein gebranntes Kind, wenn es um (Code)-Namen geht. Bereits 1996 hagelte es Abmahnungen, weil der Triton-Chipsatz (430 HX) ähnlich klang wie die holländische Firma Tricon. 1998 ließ sich gar ein Hamburger den Namen Menocino schützen, nachdem Intel ihn als Codenamen für Celeron-CPUs bekannt gegeben hatte.
Seither nutzt Intel nur noch Namen von geografischen Objekten wie Flüssen und Bergen. Typischerweise kommen diese aus der direkten Nachbarschaft der jeweiligen Entwicklungsstätten in Oregon, Texas, Kalifornien oder Israel. Und selbstverständlich prüft nun Intels hauseigene Rechtsabteilung jeden Codenamen vor der Veröffentlichung genau auf eventuelle Markenrechtsverletzungen.
Die Spezifikationen und Starttermine künftiger Prozessoren sind von Intel größtenteils nicht bestätigt. Hierbei handelt es sich oft um kursierende Gerüchte. Innerhalb der Codenamen allerdings verfährt Intel neuerdings nochmals nach eigenen Regeln: Codenamen die mit „…field“ enden besitzen vier Kerne, Codenamen mit „…dale“ sind mit zwei Kernen ausgestattet.
|
Codename |
Spezifikationen |
Intro |
Weitere Infos |
|---|---|---|---|
|
Bloomfield |
Core i7, Nehalem-Architektur, 45 nm, Quad-Core, Hyper-Threading, QuickPath, LGA1366 |
11/2008 |
|
|
Cedar Mill |
Pentium 4, Single-Core-Technologie, 90 nm Strukturbreite, LGA775 |
Mitte 2005 |
|
|
Clarkdale |
Mainstream-Desktop-CPU, Westmere-Architektur, 32 nm, Dual-Core, Hyper-Threading, integrierte Grafik |
Ende 2009 / Anfang 2010 |
|
|
Conroe |
Desktop-Pendant des Merom, Dual-Core, Core-Architektur, 64-Bit Extension Technology |
Q3/2006 |
|
|
Gesher |
Nachfolger der Nehalem-Architektur, 32 nm, wurde in Sandy Bridge umbenannt |
2010 |
|
|
Glenwood |
High-Performance-Pentium-4-Chipsatz, Nachfolger des 925X (Alderwood), geeignet für Dual-Core-CPU Smithfield, FSB1066, LGA775, DDR2-667, ECC, ICH7 |
Q2/2005 |
|
|
Gulftown |
Highend-Desktop-CPU, Westmere-Architektur, 32 nm, 6 Kerne, Hyper-Threading |
Q1/2010 |
|
|
Haswell |
Nachfolger von Ivy Bridge, 22 nm |
2012 |
|
|
Havendale |
Ursprüngliche Mainstream-Desktop-Version mit 45-nm-Nehalem-Architektur, Dual-Core, wurde durch Clarkdale ersetzt |
Ursprünglich Q4/2009 |
|
|
Ivy Bridge |
Nachfolger von Sandy Bridge, 22 nm |
2011 |
|
|
Kentsfield |
Erste Highend-Desktop-CPU mit Quad-Core, Core-Architektur, besteht aus zwei Conroe-Dies, Socket LGA775, 65 nm Prozess |
Q4/2006 |
|
|
Lynnfield |
Core i5, Nehalem-Architektur, 45 nm, Quad-Core, Socket LGA1156 |
09/2009 |
|
|
Nehalem |
Nachfolger der Penryn-Architektur, Hyper-Threading, integrierter Speicher-Controller, neue Cache-Struktur, , opt. Integrierter Grafik-Core, 45 nm |
2H/2008 |
IDF: 8-Core-CPUs mit integriertem Speicher-Controller schon 2008 |
|
Nehalem-C |
Die-Shrink der Nehalem-Architektur auf 32 nm, wurde auf Westmere umbenannt |
2009 |
|
|
Northwood |
Aktueller Pentium-4-Core, 0,13-Mikron-Prozess, 512 KByte L2-Cache, 1,6 GHz bis 3,2 GHz, FSB 400, 533 und 800 MHz, seit 11/2002 teils mit Hyper-Threading |
8/2001 |
|
|
Prescott |
Pentium-4-Nachfolger, 90-nm-Core, 1 MByte L2-Cache, SSE3, 3,4 GHz, 800 MHz FSB |
2/2004 |
|
|
Prescott 2M |
Pentium 4, 90-nm-Core, 2 MByte L2-Cache, Prozessornummer 6xx, EM64T, SpeedStep, XD-Technologie, LGA775 |
01/2005 |
|
|
Ridgefield |
Wolfdale-Version mit größerem Cache, Quad-Core |
2008 |
|
|
Sandy Bridge |
Neue Mikroarchitektur, Nachfolger von Nehalem/Westmere, 32 nm |
2010 |
|
|
Skulltrail |
Highend-Desktop-Plattform, 2-Sockel-System, Yorkfield DP CPU Core 2 Extreme QX9775, FB-DIMM |
Q1/2008 |
Erste Benchmarks: 3,4-GHz-Quad-Cores mit Skulltrail und Mobile Penryn |
|
Smithfield |
Pentium-4-Nachfolger, Dual-Core-Technologie, 2 x 1 MByte L2-Cache, Takt: 2,80, 3,00 und 3,20 GHz, XD-Technologie, EM64T, SpeedStep, kein Hyper-Threading, FSB800, LGA775 |
Q3/2005 |
|
|
Tejas |
Desktop-CPU, Prescott-Nachfolger, 2 MByte L2-Cache, 64 Bit Extension Technology, Socket T, 90 nm |
ursprünglich Q2/2005, Entwicklung eingestellt |
|
|
Westmere |
Die-Shrink der Nehalem-Architektur auf 32 nm, neue Features und Taktfrequenzen |
2009 |
|
|
Willamette |
Erster Pentium-4-Core, 0,18-Mikron-Prozess, 256 KByte L2-Cache, 1,4-2 GHz, 400 MHz FSB |
11/2000 - 8/2001 |
|
|
Wolfdale |
Desktop-CPU, Penryn-Architektur, Dual-Core, SSE4, 45 nm, 12 MByte L2-Cache, FSB1333, LGA775 |
Ende 2007 / Anfang 2008 |
|
|
Yorkfield |
Desktop-CPU, Penryn-Architektur, Quad-Core, SSE4, 45 nm, 12 MByte L2-Cache, FSB1333, LGA775 |
11/2007 |
AMD: Mobile-Prozessoren
|
Codename |
Spezifikationen |
Intro |
Weitere Infos |
|---|---|---|---|
|
Applebred |
spezieller Duron für OEMs, basiert auf Thoroughbred-Core, Takt bis 1,8 GHz |
2003 |
|
|
Bobcat |
Neuer CPU-Core für UMPs und Consumer-Elektronik |
Ursprünglich für 2009 geplant |
|
|
Bulldozer |
Neuer CPU-Core, K10-Nachfolger, SSE5 |
Ursprünglich 2009, kommt 2011 mit 12-Core-CPU Interlago |
|
|
Caspian |
45 nm, Dual-Core, 2 MByte Cache, DDR2-Speicher-Controller |
2H/2009 |
|
|
Champlain |
45 nm, Quad-Core, 2 MByte Cache, DDR3-Speicher-Controller |
2010 |
|
|
Conesus |
65 nm, Dual-Core, 1 MByte Cache, DDR2-Speicher-Controller, BGA-Gehäuse, für Mini-Notebooks |
2009 |
|
|
Danube |
Tigris-Nachfolger, Plattform Mainstream-Notebooks, 45 nm Quad-Core-CPU Champlain, AMD RS880M Chipsatz, SB8xxM Southbridge, ATI Manhattan Series |
2010 |
|
|
Eagle |
Mobile-Plattform, Nachfolger Puma, Dual-und Quad-Core-CPUs mit Falcon-Technologie |
Ursprünglich für 2009 geplant |
|
|
Falcon |
AMDs Fusion-Technologie: Prozessor (Bulldozer Core) mit auf dem Die integrierter ATI-Grafikengine, 45 nm, integrierter Speicher-Controller sowie PCIe |
Ende 2008, Anfang 2009 |
|
|
Fusion |
Prozessor mit auf dem Die integrierter ATI-Grafikengine, 45 nm |
Ende 2008, Anfang 2009 |
|
|
Geneva |
Conesus-Nachfolger, 45 nm, Dual-Core, 2 MByte Cache, DDR3-Speicher-Controller, BGA-Gehäuse |
2010 |
|
|
Georgetown |
Nachfolger des Mobile Semprons, Übergang auf 90-nm-Prozess |
1H/2005 |
|
|
Griffin |
65 nm, Dual-Core, 2 MByte Cache, DDR2-Speicher-Controller, Puma-Plattform |
2008 |
|
|
Griffin |
Turion Ultra, Mobile-CPU, Split Power Planes, |
2008 |
|
|
Hawk |
Mobile-CPU, 65 nm |
Q2/07 |
|
|
Huron |
Athlon Neo, Single-Core, Einsatz in Yukon-Plattform |
01/2009 |
|
|
Keene |
Turion 64, Mobile-CPU, 25 Watt TDP, Single-Core-Variante von Taylor, DDR2-Controller, 90 nm Strukturbreite |
Q2/2006 |
|
|
Lancaster |
Nachfolger der Low-Voltage-Version des Mobile Athlon 64, 90-nm-Prozess, Core mit verbesserten Features |
1H/2004 |
|
|
Liano |
Fusion-Technologie, 32 nm, Quad-Core, 4 MByte Cache, DDR3-Speicher-Controller, integrierte GPU, APU |
2011 |
|
|
Manila |
Sempron, Single-Core, 90 nm Strukturbreite, Dual-Channel-DDR2, Socket AM2 |
Juni 2006 |
|
|
Morgan |
Duron-Core, 2. Generation, SSE und 3DNow!, FSB 200 |
8/2001 |
|
|
Newark |
Nachfolger aktueller Mobile-Athlon-64-CPUs, Übergang auf 90-nm-Prozess |
1H/2005 |
|
|
Oakville |
Low-Voltage-Version des Mobile Athlon 64, 90-nm-Prozess |
Q4/2004 |
|
|
Ontario |
32 nm, Dual-Core, 1 MByte Cache, DDR3-Speicher-Controller, integrierte GPU, APU, BGA-Gehäuse |
2011 |
|
|
Pinwheel |
Desktop-Mainstream-Plattform, Athlon X2 für Socket AM2+, Dual-Core, 1 MByte L2-Cache, DDR2, 65 nm |
2H/2007 |
|
|
Presido |
Technologie für Trusted Computing. Intels Version heißt La Grande |
2006 |
|
|
Puma |
Mobile-Plattform, Griffin-Prozessor, Dual-Core, 2 MByte L2-Cache, DDR2, Split Power Planes, HT 3.0 |
2008 |
|
|
Sabine |
Danube-Nachfolger, Plattform Mainstream-Notebooks, 32 nm Quad-Core-CPU Liano mit inegrierter GPU, SB9xxM Southbridge |
2011 |
|
|
Sonora |
Nachfolger des Low-Voltage-Mobile-Semprons, Übergang auf 90-nm-Prozess |
1H/2005 |
|
|
Taylor |
Turion 64 X2, Mobile-CPU, 35 Watt TDP, Dual-Core, DDR2-Controller, 90 nm Strukturbreite |
Q2/2006 |
|
|
Tigris |
Plattform Mainstream-Notebooks, Puma-Nachfolger, 45 nm Dual-Core-CPU Caspian, AMD RS880M Chipsatz, SB710 Southbridge, ATI M9x Series |
2H/2009 |
|
|
Tyler |
Turion 64 X2, Mobile-CPU, 35 Watt TDP, Dual-Core, DDR2-Controller, 65 nm Strukturbreite |
Q1/2007 |
|
|
Yukon |
Plattform Ultra-Portable, Neo-Prozessor |
1H/2009 |
Intel: Mobile-Prozessoren
|
Codename |
Spezifikationen |
Intro |
Weitere Infos |
|---|---|---|---|
|
Arrandale |
Mobile-CPU für Calpella-Plattform, Westmere-Architektur, 32 nm, Dual-Core, Hyper-Threading, integrierte Grafik |
Ende 2009 / Anfang 2010 |
|
|
Auburndale |
Ursprüngliche Mainstream-Mobile-Version mit 45-nm-Nehalem-Architektur, Dual-Core, wurde durch Arrandale ersetzt |
Ursprünglich Q4/2009 |
|
|
Banias |
Pentium M, CPU speziell entwickelt für den mobilen Einsatz, Teil der Centrino-Plattform, je 32 KByte L1-Cache für Code und Daten, 1 MByte L2-Cache, Takt bis 1,70 GHz 0,13-Mikron-Prozess |
3/2003 |
|
|
Calpella |
Notebook-Plattform, Nachfolger von Centrino 2, Nehalem-basierende CPUs |
Q4/2009 |
|
|
Clarksfield |
Mobile-CPU für Calpella-Plattform, Nehalem-Architektur, 45 nm, Quad-Core, Hyper-Threading |
Q4/2009 |
|
|
Diamondville |
Atom-Prozessor für Nettops |
Mitte 2008 |
Netbooks: Preiswerte Mini-Notebooks auf Atom-Prozessor-Basis |
|
Dothan |
Nachfolger des Banias / Pentium M, 2 MByte L2-Cache, 90-nm-Prozess |
5/2004 |
|
|
Gilo |
Mobile-CPU, Merom-Nachfolger |
2007 |
|
|
Lincroft |
Nachfolger des Atom-Prozessor Silverthorne, integrierter Speicher-Controller, Grafik-Engine, Einsatz in MIDs |
Ende 2009 |
|
|
Medfield |
Moorestown-Nachfolger, Plattform für Smartphones und MIDs, ein Chip, SoC-Design, 32 nm |
2011 |
|
|
Menlow |
UMPC-Plattform für Netbooks, Atom-Prozessor (Silverthorne), Poulsbo-Chipsatz |
2008 |
|
|
Merom |
Mobile CPU, Yonah-Nachfolger, basiert auf der Core-Architektur, Dual-Core, 4 MByte L2-Cache, 64-Bit Extension Technology, Vanderpool, |
2H/2006 |
|
|
Moorestown |
Plattform für Smartphones und MIDs, zwei Chips, 45 nm, Lincroft-CPU mit Grafik und Speicher-Controller |
2010 |
|
|
Penryn |
Nachfolger von Merom, 45 nm Strukturbreite, Dual-Core |
2H/2007 |
|
|
Pine Trail |
Atom-Plattform, Pineview-CPU, Tiger Point-Chipsatz |
Q4/2009 |
|
|
Pineview |
Atom für Plattform Pinetrail, integrierter DDR2-Controller, inegrierte GMA950-Grafikengine |
Q4/2009 |
|
|
Poulsbo |
Chipsatz für UMPC-Plattform Menlow mit Silverthorne-CPU (Atom) |
Q1/2009 |
|
|
Silverthorne |
Atom, UMPC-Prozessor, Nachfolger von Stealey, 45 nm |
2008 |
|
|
Stealey |
UMPC-Prozessor A100 und A110, 90 nm, Single-Core, Dothan-Basis |
Q2/2007 |
IDF: Intel stellt neue stromsparende Plattform für UMPCs vor |
|
Tigerpoint |
Chipsatz für Atom-Plattform Pinetrail |
Q4/2009 |
|
|
Tualatin |
Pentium III Core, kam noch bei mobilen Celeron und PIII mit Low Voltage oder Ultra Low Voltage zum Einsatz, 0,13-Mikron-Technologie |
Q3 2001 |
|
|
Yonah |
Pentium-M-Nachfolger mit Bezeichnung Core Duo, Mobile CPU, verwendet 2 Dothan-Cores auf einem Die, 65 nm, TDP 45 Watt |
Ende 2005 |
AMD: Server-Prozessoren
Inzwischen entwickelt AMD eine Vorliebe für Ortsnamen, an denen Formel-1-Rennstrecken sind, wie Shanghai, Istanbul, Valencia, Interlago - wohl auch, um Markenrechtsproblemen aus dem Weg zu gehen.
|
Codename |
Spezifikationen |
Intro |
Weitere Infos |
|---|---|---|---|
|
Athens |
Opteron-800-Serie, SledgeHammer-Nachfolger, 90 nm Strukturbreite, 1 MByte L2-Cache, Socket 940 |
Q4/2004 |
|
|
Barcelona |
Opteron 2xxx und 8xxx mit K10-Core, natives Quad-Core-Design, Reg. DDR2-667-Speicher-Controller, shared L3-Cache, Socket F |
09/2007 |
|
|
Budapest |
Opteron 1xxx mit K10-Core, natives Quad-Core-Design, DDR2-800-Speicher-Controller, shared L3-Cache, Socket AM2 |
H2/2007 |
|
|
Bulldozer |
Neuer CPU-Core, K10-Nachfolger, SSE5 |
Ursprünglich 2009, kommt 2011 mit 12-Core-CPU Interlago |
|
|
Deerhound |
Quad-Core K8L (finaler Name: K10), 512 Kbyte L2-Cache pro Core, Shared L3-Cache 2M+, Dual-DDR2-Channel, Server-CPU |
2H/2007 |
|
|
Denmark |
Opteron-100-Serie, Athens-Nachfolger, 90 nm Strukturbreite, Dual-Core und eventuell DDR2, SSE3, Socket 940 |
2H/2005 |
|
|
Egypt |
Opteron-800-Serie, Athens-Nachfolger, 90 nm Strukturbreite, Dual-Core und eventuell DDR2, SSE3, Socket 940 |
2H/2005 |
|
|
Interlago |
Opteron 6000 mit 12 und 16 Kernen, Nachfolger von Magny-Cours, Bulldozer-Architektur, 32 nm, Socket G34 |
2011 |
|
|
Istanbul |
Opteron 2400/8400, 45 nm, 6 Kerne, Socket F |
06/2009 |
|
|
Italy |
Opteron-200-Serie, Athens-Nachfolger, 90 nm Strukturbreite, Dual-Core und eventuell DDR2, SSE3, Socket 940 |
2H/2005 |
|
|
K10 |
Natives Quad-Core-Design, K8-Nachfolger, 65 nm, L3-Cache |
H2/2007 |
|
|
K8L |
Ursprüngliche Bezeichnung für die K10-Architektur mit Quad-Core und L3-Cache |
H2/2007 |
|
|
Lisbon |
Opteron 4000, 4 und 6 Kerne, 45 nm, DDR3, Socket C32 |
1H/2010 |
|
|
Magny-Cours |
Opteron 6000, 8 bis 12 Kerne, 45 nm, 12 MByte L3-Cache, DDR3, Socket G34 |
1H/2010 |
|
|
Maranello |
Opteron-Plattform mit Socket G34, DDR3-Speicher |
1H/2010 |
|
|
Pacifica |
Virtualisierungs-Technologie für künftige AMD-Prozessoren. Intels nennt seine Variante Vanderpool |
Q2/2006 |
|
|
Presido |
Technologie für Trusted Computing. Intels Version heißt La Grande |
2006 |
|
|
San Marino |
Opteron-Plattform mit Socket C32, DDR3-Speicher |
1H/2010 |
|
|
Sandtiger |
Server-Prozessor, 8 Bulldozer-Cores, integrierter DDR3-Speicher-Controller, 45 nm, HT 3.0, PCIe 2.0, 4 HT-Links, |
Ursprünglich 2009, ersetzt durch den 2011 erwarteten Interlago |
|
|
Santa Rosa |
Opteron-Serie für den Socket F, 90 nm Strukturbreite, Dual-Core und DDR2, SSE3, Pacifica |
08/2006 |
|
|
Sao Paulo |
Ursprünglicher Codename, wurde durch Lisbon ersetzt |
1H/2010 |
|
|
Shanghai |
Opteron mit erweiterten K10-Quad-Core, Barcelona-Nachfolger, Reg. DDR2-Speicher-Controller, 6 MByte L3-Cache, 45 nm |
11/2008 |
|
|
SledgeHammer |
Opteron- und Athlon-FX-Core, 64 KByte L1-Cache, 1 MByte L2-Cache DDR400-Speicher, Socket 940 |
4/2003 |
|
|
Troy |
Opteron-200-Serie, SledgeHammer-Nachfolger, 90 nm Strukturbreite, 1 MByte L2-Cache, Socket 940 |
Q4/2004 |
|
|
Valencia |
Opteron 4000 mit 6 und 8 Kernen, Nachfolger von Lisbon, Bulldozer-Architektur, 32 nm, Socket C32 |
2011 |
|
|
Venus |
Opteron-100-Serie, SledgeHammer-Nachfolger, 90 nm Strukturbreite, 1 MByte L2-Cache, Socket 940 |
Q4/2004 |
Intel: x86-Server-Prozessoren
|
Codename |
Spezifikationen |
Intro |
Weitere Infos |
|---|---|---|---|
|
Beckton |
8-Core-CPU, Nehalem-C-Architektur, Xeon MP, Stoutland-Plattform, Boxboro-Chipsatz, wird aktuell als Nehalem-EX bezeichnet |
2H/2009 |
|
|
Bloomfield |
Quad-Core-CPU, Xeon für 1-Sockel-Systeme, Nehalem-Architektur, Socket B LGA1366 |
11/2008 |
|
|
Clovertown |
Erster Xeon DP mit Quad-Core, Core-Architektur, besteht aus zwei Woodcrest-Dies, Socket LGA771, kompatibel zu Bensley-Plattform (Demsey-CPUs) |
Q4/2006 |
|
|
Cranford |
Xeon MP, Gallatin-Nachfolger, basiert auf Nocona, für 4fach Multiprocessing, 1 MByte L2-Cache, XD-Technologie, 64 Bit Extension Technology, 90 nm |
Q1/2005 |
|
|
Dempsey |
Xeon DP, Irwindale-Nachfolger, Dual-Core-Technologie, Silvervale-Virtualisierungs-Technologie |
Q2/2006 |
|
|
Dunnington |
Xeon 7400, Tigerton-Nachfolger, Penryn-Architektur, 45 nm, 6 Kerne |
09/2008 |
|
|
Foster |
Erster Xeon für Dual-Server/Workstation auf P4-Basis, stark an Willamette angelehnt, 0,18-Mikron-Prozess, 8 KByte L1-Daten-Cache, 12.000-µOps-Cache, 256 KByte L2-Cache, Takt: 1,40-2,00 GHz, 400 MHz FSB |
5/2001 |
|
|
Foster MP |
Erster Xeon für MP-Systeme, wie Foster, aber bis zu 1 MByte L3-Cache |
3/2002 |
|
|
Gainestown |
Auch als Nehalem-EP bezeichnet, Quad-Core-CPU, Xeon 5500 für 2-Sockel-Systeme, Nehalem-Architektur, Socket LGA1366 |
03/2009 |
|
|
Gallatin |
Zweite Xeon-Generation für MP-Systeme, 0,13-Mikron-Prozess, 8 KByte L1-Cache, 512 KByte L2-Cache, bis 4 MByte On-Die-L3-Cache, bis 3,0 GHz Takt, FSB 400 |
11/2002 |
|
|
Harpertown |
Xeon 5400 mit Quad-Core, Clovertown-Nachfolger, Penryn-Architektur, 12 MByte L2-Cache, SSE4, 45 nm, LGA771 |
2H/2007 |
Intel 45-nm-Quad-Core: die neue Xeon-Generation Harpertown im Test |
|
Irwindale |
Xeon DP mit 2 MByte L2-Cache, basiert auf dem Nocona-Core mit 1 MByte L2-Cache, 64 Bit Extension Technology, 90 nm |
Q1/2005 |
|
|
Jayhawk |
Xeon DP, Nocona-Nachfolger, 2 MByte L2-Cache, 64 Bit Extension Technology, 90 nm |
ursprünglich Q2/2005, Entwicklung eingestellt |
|
|
Nehalem |
Nachfolger der Penryn-Architektur, Hyper-Threading, integrierter Speicher-Controller, neue Cache-Struktur, 45 nm |
2H/2008 |
IDF: 8-Core-CPUs mit integriertem Speicher-Controller schon 2008 |
|
Nehalem-C |
Die-Shrink der Nehalem-Architektur auf 32 nm, wurde auf Westmere umbenannt |
2009 |
|
|
Nehalem-EP |
Xeon 5500, Nehalem-Architektur, 45 nm, QuickPath, Hyper-Threading, Turbo-Technologie, integrierte Speicher-Controller |
03/2009 |
|
|
Nehalem-EX |
Xeon MP, Nehalem-Architktur, 45 nm, 8 Kerne, Hyper-Threading, QuickPath, 24 MByte Shared Cache, integrierte Speicher-Controller |
2H/2009 |
|
|
Nocona |
Xeon DP-Nachfolger, 90-nm-Core, 16 KByte L1-Cache, 1 MByte L2-Cache, FSB 800, verwandt mit Prescott, Takt 3,6 GHz |
Q2/2004 |
|
|
Paxville |
Xeon MP, Nachfolger des Cranford/Potomac, voraussichtlich erster Xeon MP mit Dual-Core-Technologie |
Q4/2005 |
|
|
Paxville DP |
Erster Xeon DP mit Dual-Core-Technologie, Nachfolger von Irwindale, 90 nm, 2 MByte L2-Cache pro Core |
Oktober 2005 |
|
|
Potomac |
Xeon MP, Gallatin-Nachfolger, basiert auf Nocona, 1 MByte L2-Cache, 8 MByte L3-Cache, XD-Technologie, 64 Bit Extension Technology, 90 nm |
Q2/2005 |
|
|
Prestonia |
Zweite Generation Xeon für Dual-Server/Workstation, 0,13-Mikron-Prozess, 8 KByte L1-Daten-Cache, 12.000-µOps-Cache, 256 KByte L2-Cache, Takt: 1,80-3,06 GHz, FSB 400 oder 533 MHz |
1/2002 |
|
|
Sandy Bridge |
Neue Mikroarchitektur, Nachfolger von Nehalem/Westmere, 32 nm |
2010 |
|
|
Sossaman |
Low Voltage Xeon DP, basiert auf Mobile-CPU Yonah, Dual-Core, kompatibel zur Lindenhurst-Plattform |
März 2006 |
|
|
Tigerton |
Xeon 7300 MP, Quad-Core, Nachfolger des NetBurst-Tulsa, 65 nm Strukturbreite |
Q3/2007 |
|
|
Tulsa |
Xeon MP, Paxville-Nachfolger, Dual-Core, 16 MByte L3-Cache, HT, 64-Bit Extension Technology, 65 nm Strukturbreite |
08/2006 |
Intel stellt mit der Xeon-7100-Serie die letzte NetBurst-CPU vor |
|
Tylersburg |
Chipsatz der Thurley-Plattform für 2-Sockel-Systeme, Nehalem-Prozessoren, QuickPath-Technologie |
2H/2008 |
|
|
Tylersburg-EP |
2-Sockel-Plattform für Xeon 5500, Intel 5520 Chipsatz, QuickPath, DDR3-Speicher |
03/2009 |
|
|
Whitefield |
Xeon-MP-Nachfolger, Common Platform Architecture |
ursprünglich 2007, Entwicklung wurde Ende 2005 eingestellt |
|
|
Wolfdale-DP |
Xeon mit Dual-Core, Woodcrest-Nachfolger, Penryn-Architektur, 12 MByte L2-Cache, SSE4, 45 nm, LGA771 |
2H/2007 |
IDF: 45-nm-CPUs Penryn bieten über 40 Prozent mehr Performance |
|
Woodcrest |
Xeon DP, Dempsey-Nachfolger, basiert auf neuer Core-Architektur, Dual-Core, Socket LGA771, 65 nm Strukturbreite |
06/2006 |
Intel: IA64-Server-Prozessoren
Geheimniskrämerei gibt es bei der Itanium-Familie wenig. Offenherzig plaudert Intel über die künftigen Versionen der IA64-Prozessoren. Die aufgeführten Spezifikationen und Starttermine der kommenden Itanium sind somit als "gesichert" anzusehen – sieht man von mannigfaltigen Verschiebungen ab.
|
Codename |
Spezifikationen |
Intro |
Weitere Infos |
|---|---|---|---|
|
Deerfield |
Workstation-Version des Madison, nur DP-fähig, 1,5 MByte L3-Cache, 1 GHz, 62 Watt Leistungsaufnahme |
Ende 2003 |
|
|
Dimona |
Tukwila für Dualprocessing, Millington-Nachfolger, zusätzlich wird es einen Low-Voltage-Dimona geben, aktuell von der Roadmap verschwunden |
2008 |
|
|
Fanwood |
Itanium 2 für Dualprocoessing, Takt 1,6 GHz, 3 MByte L3-Cache, FSB400, ab Q4/2004 FSB533 |
Q3/2004 |
|
|
Kittson |
Nachfolger von Poulson |
2013 |
|
|
LV-Fanwood |
Low Voltage Itanium2 für Dualprocessing, Deerfield-Nachfolger, Takt 1,2 GHz, 3 MByte L3-Cache, FSB400 |
Q3/2004 |
|
|
Madison |
Itanium-2-Nachfolger, bis 6 MByte L3-Cache, Takt bis 1,5 GHz, 0,13-Mikron-Prozess, 410 Mio. Transistoren |
Mitte 2003 |
|
|
Madison 9M |
Itanium 2, 9 MByte L3-Cache, Takt 1,7 GHz, 0,13-Mikron-Prozess, > 500 Mio. Transistoren |
11/2004 |
|
|
McKinley |
Itanium 2, bis 3 MByte L3-Cache, 32 KByte L1-Cache, 256 KByte L2-Cache, 221 Mio. Transistoren, 0,18-Mikron-Prozess, Takt bis 1 GHz |
7/2002 |
|
|
Merced |
Erster Itanium, bis 4 MByte L3-Cache (extern), 32 KByte L1-Cache, 96 KByte L2-Cache, 0,18-Mikron-Technologie, bis 800 MHz |
5/2001 |
|
|
Millington |
Montecito für Dualprocessing, Fanwood-Nachfolger, zusätzlich wird es einen Low-Voltage-Millington geben |
2005 |
|
|
Montecito |
Madison-9M-Nachfolger, 90-nm-Prozess, zwei Cores auf dem Die mit je 12 MByte L3-Cache, kompatibel mit Itanium-2-Sockel |
07/2006 |
|
|
Montvale |
Montecito-Nachfolger, ursprünglich Übergang auf 65-nm-Prozess geplant, aktuellen Roadmaps zufolge bleibt Fertigung aber bei 90 nm |
2H/2007 |
|
|
Poulson |
Nachfolger des Multi-Core-Itaniums Tukwila, 8 Kerne, 32 nm |
2011 |
|
|
Tanglewood |
Ursprünglicher Codename für den Multi-Core-Itanium-2, heißt jetzt Tukwila |
2007 |
|
|
Tukwila |
4-Core-Itanium-2, Montvale-Nachfolger, Intel QuickPath-Interconnect, 65 nm |
Q1/2010 |