SDRAM ist der Standardarbeitsspeicher im PC. EDO-Speicher oder gar die alten FPM-DRAMs haben ausgedient, und fristen nur noch ein Schattendasein. Gleichzeitig hielt mit den DIMMs eine neue Modul-Generation Einzug in die Mainboards. Ihr 64-Bit-breiter Datenpfad erlaubt im Gegensatz zu den alten SIMMs eine Bestückung mit nur einem Modul pro Speicherbank. SDRAM ist synchron mit den restlichen Komponenten des PCs getaktet. Ein aufwendiges Handshaking für die Kommunikation von Prozessor und Chipsatz mit dem Speicher fällt weg. Damit reduzieren sich auch die Wartezeiten bei Speicherzugriffen - die Performance steigt. Also nur Vorteile?
Soweit die Theorie. Wie so oft, bleiben mit neuen Technologien die Probleme nicht aus. Bei den ersten SDRAM-Modulen für den 66-MHz-Betrieb hatte man die Technik gut im Griff. Jahrelange Entwicklungserfahrung bei den ebenfalls mit 66 MHz getakteten FPM- und EDO-Modulen verhinderte beim Umstieg auf SDRAM größere Schwierigkeiten. Erst bei der Anhebung des Bustaktes auf 100 MHz tauchten Komplikationen auf.
Durch die hohen Frequenzen ist nicht nur das Timing des Speichers sehr kritisch und genau einzuhalten. Laufzeitprobleme, Signalübersprechen und kapazitive Effekte fordern die DIMMs im gleichen Maße. Ein exakt an die hohen Frequenzen angepasstes Design der Leiterbahnen ist erforderlich. Platinen für den 66-MHz-Betrieb sind somit nicht für den Einsatz mit 100- oder gar 133-MHz-SDRAMs geeignet. Leider befinden sich solche Kombinationen im Handel, sie zu erkennen ist nicht einfach. Noch kritischer wird es, wenn in einem System mehrere unterschiedliche DIMMs eingebaut sind. Abweichende Platinenlayouts und SDRAM-ICs verschiedener Hersteller können Laufzeiten und Timings leicht durcheinander bringen.
Um dem Ganzen einen Riegel vorzuschieben und Inkompatibilitäten zu vermeiden, hat Intel im Jahr 1997 die PC100-Spezifikation vorgestellt. Sie soll durch exakte Designvorschriften und Anforderungen an Module und SDRAMs den stabilen Betrieb bei 100 MHz garantieren. Der seit Mitte 1999 erhältlichen Speichermodule für den 133-MHz-Betrieb hat sich schließlich der taiwanesische Chipsatzspezialist VIA angenommen, während Intels Konzentration Rambus-Speicher gilt. Basierend auf PC100 hat der Initiator des PC133-Standards entsprechende Spezifikationen veröffentlicht und will auch hier für Einheit sorgen.
Vorsicht: SDRAM-Fallen
Würden sich alle Modulhersteller an die Spezifikationen von Intel und die Vorgaben von VIA halten, gäbe es wohl wenig Probleme mit den hoch getakteten Speichern. Die DIMMs sind kompatibel zueinander, ein Blick auf die Beschriftung genügt zur schnellen Identifikation und beim Kauf muss man sich keine Sorgen machen, ob das Modul im eigenen PC stabil läuft. Leider weicht die Praxis von der Theorie ab. Bei den einfachen und für den Käufer wichtigen Details fängt es bereits an: die Beschriftung laut PC100/133-Vorgabe. Enthalten sie die teuren Markenmodulen noch größtenteils, sucht man sie bei den DIMMs der zahlreichen OEM-Anbieter meist vergeblich. Von einer kompletten Kennzeichnung mit allen Parametern halten sowieso die Wenigsten etwas. Ein kurzer Schriftzug mit PC100 oder PC133 ist oft alles. Die Ursache für die Sparmaßnahmen: Jede zusätzliche Beschriftung verursacht einen weiteren Fertigungsschritt und damit höhere Produktionskosten.
Die Problematik mit den höheren Produktionskosten zieht noch weitere Kreise. Die hohen Anforderungen der PC100/133-Spezifikation erfordern ein neues Moduldesign, alte 66-MHz-Platinen mit ihrer Vier-Layer-Technik sind ungeeignet. Neben Entwicklungskosten für die 100/133-MHz-Anpassung müssen auch die Produktionsanlagen dafür geeignet sein. Vor allem bei der Einführung der PC100-Module konnten viele Hersteller die Anforderungen an das neue Design nicht erfüllen. Alte Restposten von PC66-Platinen sowie weiterhin produzierte 66-MHz-PCBs wurden einfach mit 100-MHz-SDRAMs bestückt. Im Einzelbetrieb laufen diese DIMMs zwar oft problemlos, sind aber mehrere Module im PC verbaut, können durch erhöhte Signalbelastungen und veränderte Laufzeiten Probleme beim Speicherzugriff auftreten. Besonders bei unzureichender Kühlung im PC-Gehäuse wirken sich Temperaturerhöhungen drastisch aus. Ein sicherer Indiz für eine nicht PC100-konforme Platine ist der Blick auf die Layer des Moduls: Sind an der oberen Kante des DIMMs nur vier Schichten erkennbar, entspricht es nicht der Spezifikation. PC100/133 sieht sechs Leiterbahnebenen vor.
SDRAM-DIMMs mit EEPROM waren für 66-MHz-FSB-Mainboards nicht erforderlich. Durch die weniger kritischen Timing-Parameter besitzen die PC66-Module kein SPD-EEPROM. In modernen Mainboards mit 100- und 133-MHz-FSB-Chipsätzen sind sie oft nicht lauffähig, weil das BIOS die wichtigen Timing-Parameter vergeblich auszulesen versucht. Aber alleine schon wegen des veralteten Platinen-Designs sind Module ohne EEPROM nicht für Frequenzen über 66 MHz geeignet. In einem Mainboard mit 100- oder 133-MHz-FSB haben sie nichts verloren. Beim Einsatz von Celeron-Prozessoren mit seinem 66-MHz-FSB lassen sich diese DIMMs aber durchaus weiter verwenden.
Leider ist man auch bei Modulen mit EEPROM nicht vor Fehlern geschützt. Durch Kombinationen von fehlerhaften BIOS-Ausleseroutinen und unvollständig programmierten EEPROMs kann es zu falschen Timings und letztendlich instabilem Betrieb des PCs kommen.
Module selbst kontrollieren
Ob die SDRAMs auf einem DIMM tatsächlich PC100/133-konform sind, ist den kryptischen Aufdrucken der ICs ohne Fachkenntnisse nur schwer zu entnehmen. PC100-SDRAMs müssen laut Intel-Spezifikation eine Zykluszeit von mindestens 8 ns aufweisen. Das entspricht einer Taktfrequenz von 125 MHz und ist als Sicherheitspuffer nach oben für den 100-MHz-Betrieb gedacht. Bei den PC133-SDRAMs beträgt die Zykluszeit 7,5 ns, von einem Sicherheitspuffer steht in der VIA-Spezifikation nichts.
Bild 5 zeigt ein 100-MHz-SDRAM von Siemens mit einer typischen Chip-Bezeichnung: HYB39S64800BT-8. Hier führen die Suffixe der Aufdrucke auf den Chips oft zur Verwirrung. Zwar spiegelt das Suffix -X in der Bausteinbezeichnung in vielen Fällen die Zykluszeit des SDRAMs wieder - ein Verlass ist darauf allerdings nicht. Speicherhersteller LG hat in seinem DRAM-Portfolio beispielsweise einen Chip, dessen Bezeichnung mit -7J endet. Die tatsächliche Zykluszeit des SDRAMs ist aber 10 ns und damit nicht PC100-konform.
Letzte Gewissheit über die Spezifikation der SDRAM-Chips auf dem DIMM gibt nur der Blick in das entsprechende Datenblatt. Alle namhaften Hersteller bieten auf ihren Webseiten die Datenblätter zum Einsehen oder Download an. Nur ist die Identifikation des Herstellers, der sich hinter einem SDRAM verbirgt, durch die kryptischen Chip-Aufdrucke oft nicht einfach. Die nachstehende Tabelle listet alle namhaften SDRAM-Hersteller und ihre verwendeten IC-Bezeichnungen auf.
Sehr schwierig ist die Identifikation der Chips von Drittanbietern. Diese OEM-Hersteller beziehen ihre Ware von den großen Chip-Fabriken. Die unbedruckten DRAMs werden dann in den eigenen Produktionsstraßen mit einer Beschriftung versehen. Eine Suche nach den Chip-Bezeichnungen und Spezifikationen endet meist im Nichts. Web-Angebote mit detaillierten Infos bieten die OEMs oft nicht. Über die Qualität der Chips kann man nur mutmaßen. SDRAM-DIMMs ohne PC100-Bezeichnung und nicht identifizierbaren Chips sind daher mit Vorsicht zu behandeln.
SDRAM-Präfix | Hersteller |
|---|---|
| |
MB81..... | |
HM52..... | |
HY57..... / GM72..... | |
IBM03..... | |
MT48..... | |
M5M4..... | |
V54C..... | |
NT56..... | |
PD45..... | |
MSM56..... | |
KM4..... | |
HYB39..... | |
TMS6..... | |
TC59..... |
Automatische Konfiguration
SDRAM benötigt für den Betrieb eine Vielzahl kritischer Parameter. PC100/133-Module müssen laut Spezifikation ein SPD-EEPROM auf der Platine besitzen. Der kleine, meist achtpolige Chip hat eine Speicherkapazität von 2 KBit und speichert alle wichtigen Parameter und Organisationsangaben des DIMMs. Insgesamt sind es über 40 verschiedene Werte. Zu den wichtigsten zählen: Speichertyp, Kapazität, Zugriffszeit, Zykluszeit, CAS-Latency und die Taktfrequenz. Der Speichertyp wird beispielsweise von Byte 2 des SPD angezeigt. Neben SDRAM kann auch EDO-Speicher auf einem DIMM verbaut werden, das natürlich nicht für den 100-MHz-Betrieb geeignet ist. Der Wert 04h (Hexadezimale Angabe) gibt SDRAM als Speichertyp an, 02h steht für EDO. Für welche Zykluszeit (Taktfrequenz) das Modul ausgelegt ist, kann dem Byte 9 entnommen werden. Der Wert 75h beispielsweise steht für 7,5 ns und kennzeichnet ein PC133-DIMM.
Beim Einschalten des PCs liest das BIOS die Parameter aus dem SPD des DIMMs aus. Der Chipsatz des Mainboards übernimmt die Daten und stellt seine Speicheransteuerung entsprechend ein. Im BIOS gibt es bei der Speicherkonfiguration in der Regel die Wahlmöglichkeit zwischen Controlled by SPD oder einer manuellen Einstellung der Konfigurationsparameter. Sinnvoll ist hier auf jeden Fall die automatische Konfiguration durch das BIOS, um die Speichermodule nicht außerhalb der Spezifikation zu betreiben. Ein instabiler Betrieb ist bei Überreizung der Parameter meist die Folge.
Laut Spezifikation muss das SPD schreibgeschützt sein, um ein versehentliches oder gewolltes Löschen beziehungsweise Ändern der gespeicherten Daten zu verhindern. Das Write-Protect-Signal des EEPROMs ist hierzu auf Pin 81 des DIMMs gelegt und gleichzeitig über einen 47K-Widerstand auf Masse gezogen. Damit will man findigen Naturen wohl einen Riegel vorschieben, indem sie einfach die Daten des EEPROMs ändern und ein PC100- oder PC133-Modul vorgaukeln.
Modulkennzeichnung laut Intel
Intel hat neben den umfangreichen technischen Spezifikationen für seine PC100-Module auch ans Praktische gedacht. Jedes PC100-kompatible SDRAM-DIMM muss mit einer eindeutigen Beschriftung versehen sein. Sie soll dem Anwender ein sofortiges Erkennen von PC100-DIMMs ermöglichen und über die wichtigsten Parameter informieren. Ob die Beschriftung direkt auf dem DIMM oder über einen Aufkleber erfolgt, bleibt dem Modulhersteller freigestellt. Nicht dagegen die Schriftgröße: Sie muss mindest acht Punkt groß sein. Zusätzlich muss auf dem PCB die Revisionsnummer der Intel-Spezifikation, nach dem das Modul hergestellt ist, in der Form PCSDRAM-REV #.# eingeätzt sein.
Für die Beschriftung der PC100-Module sieht Intel folgende Nomenklatur vor: PCX-abc-def
Jeder Buchstabe in der Bezeichnung kennzeichnet einen Modul-Parameter:
X: Taktfrequenz in MHz. Bei PC100-DIMMs muss hier die Zahl 100 stehen
a: CAS-Latency in Taktzyklen. Zeit zwischen dem Anlegen des CAS-Signal und dem Bereitstehen der Daten. PC100-SDRAMs haben entweder eine Verzögerung von zwei oder drei Taktzyklen.
b: RAS-CAS-Delay in Taktzyklen. Zeit zwischen dem Anlegen des RAS- und CAS-Signals. Kann je nach verwendeten SDRAM-ICs einen Wert von zwei oder drei besitzen.
c: RAS-Precharge-Time in Taktzyklen. Erholzeit des SDRAMs vor dem Anlegen einer Zeilenadresse. Abhängig vom SDRAM-Typ sind zwei oder drei Taktzyklen erforderlich.
d: Output valid from clock in ns. Bezeichnet die Zugriffszeit des SDRAM-Moduls. PC100-DIMMs müssen nach maximal 6 ns ihre Daten dem Ausgang zur Verfügung stellen.
e: SPD-Revision #. Angabe der Revisionsnummer der Intel-Spezifikation, nach der das SPD-EEPROM programmiert wurde. Die aktuelle Revision ist die 1.2. In der PC100-Bezeichnung steht nur die letzte Ziffer der Nummer.
f: Reserviert. Hier steht bisweilen immer die Zahl 0. Für künftige Anwendungen vorbehalten.
Beispiel einer vollständigen Beschriftung: PC100-322-620 bedeutet, dass es sich um ein DIMM für den 100-MHz-Betrieb handelt. Die CAS-Latency beträgt drei Taktzyklen, für den RAS-CAS-Delay und für die RAS-Precharge-Time braucht es jeweils zwei Taktzyklen. Das Modul hat eine Zugriffszeit von 6 ns. Die SPD-Programmierung entspricht der Intel Revision 1.2.
Eine genaue Erläuterung der für die Performance eines SDRAMs entscheidenden Parameter lesen im Abschnitt Performance-Analyse.
Modulkennzeichnung laut VIA
Bei der korrekten Kennzeichnung von PC133-Modulen orientiert sich VIA weitgehendst an Intels PC100-Vorgaben. Mit mindestens acht Punkt Schriftgröße muss das Modul wieder eindeutig gekennzeichnet sein. Ob die Beschriftung auf der Platine aufgedruckt ist oder über Aufkleber realisiert ist, bleibt dem Hersteller überlassen. VIA erlaubt sogar, die Beschriftung durchgehend in eine Zeile zu schreiben, oder wahlweise auf mehrere Zeilen aufzuteilen. Dieser Passus findet sich in der Intel-Spezifikation nicht.
VIA sieht für die Beschriftung der PC133-Module folgende Nomenklatur vor: PC133m-abc-dde-f
Die Buchstaben bedeuten im einzelnen:
m: Modultyp. Ein U kennzeichnet das Modul als ungepuffert (keine Register auf dem DIMM).
a: CAS-Latency in Taktzyklen. Zeit zwischen dem Anlegen des CAS-Signal und dem Bereitstehen der Daten. PC133-SDRAMs haben eine Verzögerung von drei Taktzyklen.
b: RAS-CAS-Delay in Taktzyklen. Zeit zwischen dem Anlegen des RAS- und CAS-Signals. Kann je nach verwendeten SDRAM-ICs einen Wert von zwei oder drei besitzen.
c: RAS-Precharge-Time in Taktzyklen. Erholzeit des SDRAMs vor dem Anlegen einer Zeilenadresse. Abhängig vom SDRAM-Typ sind zwei oder drei Taktzyklen erforderlich.
dd: Output valid from clock in ns. Bezeichnet die Zugriffszeit des SDRAM-Moduls. PC133-DIMMs müssen nach maximal 5,4 ns ihre Daten dem Ausgang zur Verfügung stellen. Die Angabe erfolgt ohne Dezimalzeichen
e: JEDEC-SPD-Revision #. Angabe der Revisionsnummer der JEDEC-Spezifikation, nach der das SPD-EEPROM programmiert wurde. Die aktuelle Revision ist die 2.0. In der PC133-Bezeichnung steht nur die erste Ziffer der Nummer.
f: Gerber-File für Platinenlayout. Ein A, B oder C kennzeichnen die verwendete Gerber-Version von Intel. Der Buchstabe Z weist auf ein eigenes Design hin.
Beispiel eines vollständig beschrifteten PC133-Moduls: PC133U-333-542-B bedeutet, dass es sich um ein ungepuffertes DIMM für den 133-MHz-Betrieb handelt. Die CAS-Latency beträgt drei Taktzyklen, für den RAS-CAS-Delay und für die RAS-Precharge-Time benötigt es ebenfalls jeweils drei Taktzyklen. Das Modul hat eine Zugriffszeit von 5,4 ns. Die SPD-Programmierung entspricht der JEDEC Revison 2.0. Für das Platinenlayout wurde die Gerber-Vorlage B von Intel verwendet.
Performance-Analyse
Bei SDRAMs bestimmen hauptsächlich drei Parameter die Performance und Qualität eines DIMMs: Zykluszeit, Zugriffszeit und die CAS-Latency.
Dabei werden die Zugriffszeit und Zykluszeit oft in einen Topf geworfen und falsch interpretiert. In den Anzeigen von Versendern sowie in Schaufenster-Aushängen finden sich immer wieder verwirrende Angaben. Zur Erkennung fehlerhafter Parameter und richtigen Interpretierung sind Fachkenntnisse erforderlich.
Zykluszeit: Bei einer Frequenz von 100 MHz beträgt die Zykluszeit genau 10 ns. Die steigende Flanke des Systemtakts wiederholt sich also alle 10 ns. PC100-SDRAMs müssen innerhalb dieser Zeit im Burst-Zugriff ihre Daten liefern können. Intel hat in seinen Spezifikationen eine Zykluszeit von 8 ns für 100-MHz-SDRAMs vorgegeben. Der theoretischer Grenzwert liegt damit bei einer Taktfrequenz von 125 MHz und ist als Sicherheitspuffer gedacht. SDRAMs mit einer Zykluszeit von 10 ns sind daher nicht PC100-konform und nur für den 66-MHz-Betrieb spezifiziert. Bei PC133-SDRAM müssen alle 7,5 ns ihre Daten im Burst-Zugriff liefern können.
Zugriffszeit: bei SDRAM die Zeit nach der steigenden Taktflanke bis zum gültig werden der Daten. Im Englischen wird die Zugriffszeit Tac als clock access time bezeichnet. Sie muss kleiner sein als die Zykluszeit des Taktsignals, sonst werden die Daten erst gültig, wenn schon der nächste Takt beginnt. Ein kontinuierlicher Datenstrom mit jedem Takt wäre nicht möglich. Die PC100-Spezifikation sieht eine Zugriffszeit von 6 ns vor. Intel räumt allerdings auch eine Ausnahme ein: Sind nur zwei DIMM-Bänke belegt, können Module mit einer Zugriffszeit von 7 ns eingesetzt werden. Für einen stabilen Betrieb bei Vollbestückung oder in leicht übertakteter Umgebung ist auf jeden Fall der Einsatz von 6-ns-SDRAMs zu empfehlen. Die Zugriffszeit ist auch in der PC100-Beschriftung angegeben (PC100-322-620). Bei PC133-Modulen ist die Zugriffszeit generell auf 5,4 ns festgelegt.
CAS-Latency: bezeichnet die Zeitspanne zwischen dem Anlegen der Spaltenadresse per CAS-Signal und den ersten gültigen Daten am Ausgang. Die CAS-Latency ist bei 100-MHz-SDRAMs mit zwei oder drei Taktzyklen spezifiziert. PC100-Module sind in beiden Ausführungen erhältlich. Ein Latency-3 Modul ist bei 100 MHz mit einer CAS-Latency von drei zu betreiben, bei 66 MHz kommt es mit einer Verzögerung von zwei Taktzyklen aus. Die korrekte PC100-Beschriftung lautet beispielsweise: PC100-322-620. Die teureren Latency-2-PC100-DIMMs benötigen selbst bei 100 MHz nur zwei Taktzyklen für gültige Daten. Sie eignen sich zudem gut fürs Overclocking. Wird der Bustakt auf über 100 MHz angehoben (z.B. 104 oder 112 MHz), dann bietet das Modul noch Reserven und lässt sich mit einer CAS-Latency von drei betreiben. PC100-Beschriftung für Latency-2-DIMMs: PC100-222-620. PC133-Module gibt es dagegen nur mit einer CAS-Latency von 3. Bei 100-MHz-Taktfrequenz kann mit Latency-2 betrieben werden.
Was PC100- und PC133-SDRAM in der Praxis an Performance bringen, wird aus unseren CPU-Benchmarks schnell ersichtlich. Und wie sich SDRAM im Vergleich zu VCM und DRDRAM schlägt, zeigt der Artikel Speicher-Benchmarks.
Mehr Bandbreite mit PC133
Prozessoren mit 133-MHz-FSB gibt es bei Intels Pentium III mittlerweile genügend. Grafikkarten mit AGP 4X benötigen für die volle Performance ebenfalls einen Arbeitsspeicherzugriff von 133-MHz-Taktfrequenz. Der Bedarf an PC133-SDRAMs mit ihrem synchronen Systemtakt ist somit vorhanden. Auch Intel hat das nach seiner schleppend in die Gänge kommenden Rambus-Architektur erkannt und jetzt entsprechende Chipsätze in der Roadmap. Natürlich sieht Intel PC133-SDRAM nur als weiteren Zwischenschritt für den propagierten Rambus-Standard an.
Initiator und treibende Kraft des PC133-Standards ist aber der taiwanesische Chipsatz-Hersteller VIA. Mit dem Apollo Pro 133/A für Slot-1 und dem Apollo KX133 für AMDs Athlon gibt es bereits Chipsätze, die einen Speichertakt von 133 MHz erlauben. PC133-DIMMs sind ebenfalls in großen Mengen verfügbar, zu Preisen, die zirka 10 Prozent über PC100-DIMMs liegen. Entsprechende Chipsätze von Intel für PC133-SDRAM gibt es mit dem 815 (Codename Solano 2) voraussichtlich im Q2/00. Der seit Oktober 1999 verfügbare Intel 810e Chipsatz beherrscht einen 133-MHz-Speicherzugriff nur auf den 4 MByte großen SDRAM-Grafik-Cache, der auf dem Mainboard integriert ist.
Parameter | PC100-222 | PC100-322 | PC133-333 |
|---|---|---|---|
Gegenüberstellung von zwei PC100-SDRAMs mit Latency 2 und 3 sowie einem PC133-SDRAM mit Latency 3 | |||
Max. Frequenz @ CL = 3 | 100 MHz | 100 MHz | 133 MHz |
Max. Frequenz @ CL = 2 | 100 MHz | 83 MHz | N/A |
Zugriffszeit @ CL = 3 | 6 ns | 6 ns | 5,4 ns |
Zugriffszeit @ CL = 2 | 6 ns | 7 ns | N/A |
CAS-Latency | 20 ns | 30 ns | 22,5 ns |
Die Bandbreite von PC133-SDRAMs mit 64-Bit-breiten Speicherzugriffen liegt bei maximal 1,06 GByte/s. Gegenüber den PC100-DIMMs mit 800 MByte/s entspricht das einer Steigerung von rund 33 Prozent - im Idealfall. Die Taktzykluszeit hat sich von 10 ns auf 7,5 ns verkürzt. Entsprechend ergeben sich für die Parameter der PC133-SDRAMs andere Werte. (cvi)
PC100/133-Spezifikation - Teil I
Entscheidend für die Qualität eines Speichermoduls ist das Zusammenspiel zweier Komponenten: die Modulplatine und die darauf platzierten SDRAM-ICs. Die PC100-Spezifikation umfasst deshalb für beide Komponenten genaue Anforderungen, die für den stabilen 100-MHz-Betrieb einzuhalten sind. Denn die schnellsten und hochwertigsten Speicherchips nützen wenig, wenn das PCB von minderwertiger Qualität ist und die Signallaufzeiten verändert. Intel hat in seinen Vorschriften auch einfache, aber für den Käufer wichtige Details nicht vergessen. PC100-konforme SDRAM-DIMMs müssen durch eine detaillierte Beschriftung eindeutig als solche erkennbar sein.
Komplett neu sind die Intel-Dokumente allerdings nicht. Die Spezifikation für DIMMs basieren größtenteils auf den im Dezember 1996 vom JEDEC-Komitee verabschiedeten Standard für 168-polige SDRAM-DIMMs. Die folgende Auflistung fasst die wichtigsten Kernaussagen der PC100-Spezifikation von Intel und deren Bedeutung zusammen. Die PC133-Spezifikation von VIA basiert weitgehend auf den JEDEC- und Intel-Vorgaben. Auf Unterschiede weisen wir entsprechend hin:
Minimale und maximale Leiterbahnlängen für alle Signale auf dem DIMM. Die Signallaufzeiten sind damit kalkulierbar und lassen sich in den Timings der Speicherzugriffe berücksichtigen. Intel fasst die Adress-, Daten-, Takt- und Kontrollsignale in sieben Gruppen zusammen. Das JEDEC-Komitee spezifizierte nur maximale Leiterbahnlängen. Ist die minimale Länge nicht vorgegeben, kann durch zu kurze Leiterbahnen der Laufzeitunterschied zu Signalen auf längeren Leiterbahnen ein Maximum überschreiten. Durch die Eingrenzung der Signallaufzeiten in ein Min-Max-Fenster können sich die Verzögerungen zwischen zwei Signalen nur in einem definierten Bereich bewegen.
Leiterbahnbreite und Leiterbahnabstand. Die Adress-, Daten-, Takt- und Steuerleitungen müssen auf dem PCB exakte Vorgaben für die Leiterbahnbreite einhalten. Der minimale Abstand zwischen benachbarten Leitungen darf ebenfalls nicht unterschritten werden. Die Leiterbahnbreite ist auf 6 mil (0,15 mm) und der Leiterbahnabstand auf 10 mil (0,25 mm) festgelegt. Für Taktsignalleitungen gilt ein minimaler Leiterbahnabstand von 12 mil (0,30 mm). Diese Designvorschriften minimieren das Übersprechverhalten zweier benachbarter Leitungen und helfen, die Impedanz der Platine zu kontrollieren.
Anordnung und Anzahl der SDRAMs. Geeignet sind nur SDRAMs mit Gehäusen für die direkte Oberflächenmontage. Die Platzierung der ICs darf auf einer oder beiden Seiten der Platine erfolgen. Sie geschieht in Hinsicht auf die Forderung nach den minimalen und maximalen Leiterbahnlängen.
Fortsetzung nächste Seite...
PC100/133-Spezifikation - Teil II
Weitere Kernaussagen der Spezifikation:
Die DIMM-Platine muss aus sechs Leiterbahnebenen bestehen. Die Layer sind in vier Ebenen für die Signalführung und in zwei Ebenen für die Spannungs- und Masseversorgung aufgeteilt. Die Sechs-Layer-Technik soll bei den hohen Taktfrequenzen für niedrige Rauschpegel und eine erhöhte Datenintegrität sorgen. Die Reihenfolge und die Abstände zwischen den Ebenen sind ebenfalls festgelegt.
Speziell angepasste Taktleitungen. DIMM-Module können entweder zwei oder vier Takteingänge nutzen. Sinn der multiplen Takteingänge ist, Laufzeitverzögerungen zu allen SDRAM-ICs möglichst gleich zu halten. Das wäre mit nur einem Takteingang nicht zu Gewähr leisten. Terminierungen an den Taktleitungen verhindern zudem Signalreflexionen. Die Flanken des Systemtakts bleiben durch diese Maßnahmen an Chipsatz und Speicher synchron.
Terminierung der Datenleitungen. Widerstände reduzieren Reflexionen auf dem Dateninterface. Starke Reflexionen können den Signalpegel verfälschen und Missinterpretationen hervorrufen. Die Integrität der Daten ist weniger Gewähr leistet. Reflexionen steigen mit der Frequenz und sind gerade bei den 100- und 133-MHz-Modulen nicht zu vernachlässigen. Einige DIMM-Platinen älterer Generation verzichteten auf die Terminierung.
Detaillierte EEPROM Spezifikationen. Für PC100/133-Module ist dringend ein EEPROM erforderlich. Darin sind alle kritischen Timing-Parameter und Modul-Daten gespeichert. Das EEPROM wird vom BIOS beim Start des PCs ausgelesen. Einen Einblick in den Inhalt des EEPROMs erhalten Sie im Abschnitt Konfigurationsspeicher.
PC100/133-Labelung. DIMMs für den Betrieb mit 100 und 133 MHz müssen speziell gekennzeichnet sein. Das soll die Identifizierung des Speichermoduls erleichtern und Aufschluss über die wichtigsten Parameter geben. Die genaue Spezifikation lesen Sie in den Abschnitten Modulkennzeichnung laut Intel bzw. VIA.
Detaillierte SDRAM Spezifikationen. Intel stellt genaue Anforderungen an die interne Organisation, Features, Zugriffszeiten, Timing-Verhalten und das Pinout des Chips. Die SDRAMs müssen speziell für den 100-MHz-Betrieb geeignet sein und einen Spielraum nach oben besitzen. Auf welche Parameter es bei der Geschwindigkeit des SDRAMs ankommt, lesen Sie im Abschnitt Performance-Analyse.
Elektromagnetische Abschirmmaßnahmen. Notwendig zur Minimierung der elektromagnetischen Strahlung durch die Taktleitungen. Mindestens 90 Prozent dieser Signale sollten deshalb in den beiden inneren Signal-Layern verlegt sein. Zusätzlich müssen isolierte Ringe die beiden Signal-Layer sowie die Ebene für die Versorgungsspannung unterbrechen. Die Ringe sind über die gesamte Platine verteilt, und mit dem Masse-Layer verbunden.
Goldbeschichtete Anschlusskontakte. Für einen sicheren elektrischen Kontakt mit den DIMM-Sockeln ist eine spezielle Beschichtung erforderlich. Die Kontaktflächen erhalten eine mindestens 2 Mikron dicke Nickelschicht und darüber eine mindestens 0,75 Mikron dicke Goldbeschichtung.