Der Name von Transmetas neuem Hoffnungsträger wurde bereits im August 2003 bekannt gegeben: Efficeon - der Brand steht für mehr Effizienz. Die Efficeon-Prozessorfamilie soll beim Energiesparen und in der Performance für Notebooks, Tablet PCs, geräuscharme Desktops, Blade-Server und Embedded-Systeme industrieweit eine Spitzenposition einnehmen.
Um dieses Ziel zu erreichen, hat die kalifornische Prozessorschmiede das Hardware-Design und die Code-Morphing-Software für den Efficeon komplett neu entwickelt. Der Nachfolger des Crusoe TM5800 soll eine 50 Prozent höhere Integer-Performance besitzen und Multimedia-Anwendungen um 80 Prozent pro Taktzyklus beschleunigen. Hierfür hat Transmeta unter anderem einen großen L2-Cache und Intels SSE2-Befehlssatz integriert. Die unter dem Modellnamen TM8000 firmierenden Efficeons werden klar gegen Intels Pentium M positioniert.
Auf dem Microprocessor Forum 2003 gab David Ditzel, CTO und Mitbegründer von Transmeta, die Details des Efficeon bekannt. Neben Taktfrequenzen, Performance und Energieverbrauch nannte Ditzel auch Einzelheiten zu kommenden Efficeon-Generationen.
Flexibler mit Efficeon
Werden Notebook-Entwickler zum Verwenden ganzer Komponentenpakete gezwungen, bleibt die Innovation auf der Strecke, so Transmeta. Damit spielt der Hersteller wohl auf Intels Centrino-Initiative an: Prozessor, Chipsatz und Wireless-LAN-Technologie müssen von Intel stammen. Nur dann sei, laut Intel, ein optimales Zusammenspiel garantiert und nur dann darf ein Centrino-Logo das Notebook schmücken.
Mit dem Efficeon bleibt die Flexibilität dagegen gewahrt, so Chris Russel, European Operations Manager von Transmeta im Gespräch mit tecCHANNEL. Durch die Kombination verschiedener Komponenten können sich die Notebook-Hersteller differenzieren. Außerdem treibt der Wettbewerb unter den Komponentenherstellern die Kosten nach unten. Allerdings verbirgt sich hinter diesen Argumenten wohl eher Transmetas Wunschdenken für den Efficeon. Denn auch Intels Pentium M lässt sich mit Chipsätzen und Wireless-LAN-Komponenten anderer Hersteller kombinieren - einzig das Centrino-Logo fehlt dann.
Andererseits begrüßt Chris Russel Intels Centrino-Initiative sogar. Transmeta predigt seit Jahren, dass Taktfrequenz beim Mobile Computing nicht alles ist. Viel wichtiger sei die Performance pro Watt. Intel geht mit dem Pentium M nun ebenfalls in diese Richtung und damit weg von hoch getakteten Pentium-4-Prozessoren für den mobilen Einsatz. Davon könne auch Transmeta profitieren, weil eine breitere Sensibilisierung für den Gedanken "Performance pro Watt" erfolgt.
Efficeon-Modelle
Transmetas Efficeon-Prozessoren gibt es zum Launch mit den Taktfrequenzen 1,0, 1,1, 1,2 und 1,3 GHz. Zusätzlich bietet Transmeta die Efficeons in drei verschiedenen Ausführungen an: Der TM8300 verfügt über einen 512 KByte großen L2-Cache und ist als kostengünstiges Einstiegsmodell gedacht. Den TM8600 stattet Transmeta mit einem 1024 KByte fassenden L2-Cache aus. Beide Serien nutzen ein Standardgehäuse mit Abmessungen von 29 x 29 mm. Die dritte Variante Efficeon TM8620 gibt es in einem "Small Package" mit Abmessungen von 21 x 21 mm. Der TM8620 darf trotz der geringeren Packungsdichte auf einen 1024 KByte großen L2-Cache zurückgreifen.
Die Fertigung des Efficeon erfolgt in einem 0,13-µm-CMOS-Prozess von TSMC. Die Varianten mit dem 1024 KByte großen L2-Cache benötigen dabei eine Die-Fläche von 119 mm². Der Efficeon braucht durch seine integrierte Northbridge als Chipsatzpartner nur noch eine Southbridge. Damit erlauben Efficeon-Systeme eine höhere Packungsdichte. David Ditzel vergleicht in seiner Präsentation den Efficeon mit Intels Centrino-Lösung: Ein Pentium M nimmt zusammen mit dem MCH 855PM und dem ICH eine Gesamtfläche von 3592 mm² ein. Der Efficeon TM8600 belegt mit einer NVIDIA nForce3 Go 150 Southbridge zusammen nur 2066 mm². Die Small-Package-Lösungen des Efficeon und nForce 3 Go begnügen sich mit 925 mm² Fläche.
Transmeta gibt für die Verfügbarkeit der Efficeon-Familie TM8300, TM8600 und TM8620 das vierte Quartal 2003 an.
256-Bit-Hardware
Die Hardware, auf der Transmetas Crusoe seine Berechnungen abwickelt, ist ein einfacher VLIW-Prozessor. Diese "very long instruction words" sind bei allen Crusoe-Prozessoren einschließlich des aktuellen TM5800 bis zu 128 Bit breit. In diesen 128 Bit können bis zu vier unabhängige Befehle a 32 Bit verpackt sein. Pro Taktzyklus sind damit vier Instruktionen möglich.
Beim Efficeon hat Transmeta ein komplett neues Design verwirklicht. Der superskalar ausgelegte TM8000 verfügt über eine 256-Bit-VLIW-Engine und kann damit acht 32 Bit breite Befehle pro Taktzyklus bearbeiten. Im Vergleich zum TM5800 und zum Gros der Konkurrenz ist der TM8000 laut Hersteller in der Lage, die doppelte Arbeit pro Takt durchzuführen. Damit sei der Efficeon auch viel effizienter im Umgang mit der Energie und die Batterielaufzeit erhöhe sich. Die gleiche Arbeit kann bei niedrigerer Taktfrequenz und somit auch geringerer Core-Spannung durchgeführt werden, so Transmeta weiter.
Details zum Core
Der Efficeon unterscheidet sich nicht nur mit 1,3 GHz Taktfrequenz vom Vorgänger Crusoe TM5800 mit maximal 1,0 GHz. Neben der 256-Bit-Engine besitzt die TM8000-Serie weitere tiefgreifende Änderungen am Core. Zum Auffälligsten neuen Feature zählt die SSE/SSE2-Unterstützung des Efficeon. Nach AMD mit den Athlon-64- und Opteron-Prozessoren nutzt nun auch Transmeta Intels Multimedia-Befehlserweiterung.
Die erste Cache-Stufe hat Transmeta beim Efficeon wie folgt festgelegt: Der L1-Befehls-Cache besitzt mit 128 KByte die doppelte Größe des Crusoe-Cache und ist 4fach assoziativ organisiert. Eine Cache-Line ist dabei 64 Byte groß. Für Daten stehen dem Efficeon 64 KByte (wie beim Crusoe) in 8fach assoziativer Auslegung zur Verfügung - die Cache-Line ist hier auf 32 Byte festgelegt. Den L2-Cache dimensioniert Transmeta beim Efficeon je nach Modell auf 512 oder 1024 KByte. Die zweite Cache-Stufe ist jeweils 4fach assoziativ organisiert und fasst 128 Byte große Lines. Zusätzlich verfügt der Write-Back-L2-Cache über eine ECC-Prüfung. Dieses im Servereinsatz wichtige Feature konnte der Crusoe TM5800 nicht bieten.
Cache | Pentium M | Crusoe TM5800 | Efficeon TM8600 |
|---|---|---|---|
| |||
L1-Befehle | 32 KByte | 64 KByte | 128 KByte |
L1-Daten | 32 KByte | 64 KByte | 64 KByte |
L2-Größe | 1024 KByte | 512 KByte WB | 1024 KByte |
L2-Organisation | 8fach assoziativ | 4fach assoziativ | 4fach assoziativ |
L2-Cache-Line | 64 Byte | k.A. | 128 Byte |
Pipeline-Workflow
Für die Durchführung von Befehlen greift der Efficeon auf insgesamt elf Ausführungseinheiten zurück: zwei Load-/Store-, zwei Integer-, zwei Floating-Point-, eine Alias-, Branch- und Control-Unit sowie zwei zusätzliche Execution-Units. Die Fütterung der Ausführungseinheiten übernimmt der bis zu 48 Befehle puffernde Scheduler des Efficeon.
Beim Ausführen von Befehlen durchläuft die TM8000-Architektur neben der 6-stufigen Load-/Store-Pipeline sechs Integer-Stufen oder eine 8-stufige Fließkomma-Pipeline. Ganzzahlenberechnungen in der Integer-Pipeline beginnen mit der Stufe Instruction Issue. Der eingeholte Integer-Befehl wird hier an die entsprechende Unit weitergeleitet und in der zweiten Stufe dekodiert. Im nächsten Schritt werden die Register mit den Operanten gelesen. Nach der Berechnung der ALU-Operation folgt in der fünften Stufe das Setzen von Flags. Final wird das Ergebnis in die Integer-Register zurückgeschrieben.
Die acht Stufen der Fließkomma-Pipeline beginnen ebenfalls mit dem Instruction Issue. Nach der Zuweisung erfolgen zwei Dekodierschritte. Die Floating-Point-Berechnung führt der Efficeon in vier Stufen durch. Der letzte Schritt besteht aus dem Zurückschreiben des Fließkomma-Registers.
Beim Crusoe TM5800 setzt Transmeta noch auf eine 7-stufige Integer- und 10-stufige Floating-Point-Pipeline. Der Efficeon benötigt somit weniger Arbeitsschritte bei der Befehlsabarbeitung. Die Pipeline einer CPU zu verlängern, ist eigentlich ein beliebtes Mittel zur Realisierung höherer Taktfrequenzen. Je länger sie aber wird, desto mehr Zeit vergeht bei falschen Sprungvorhersagen. Im ungünstigsten Fall muss die komplette Pipeline, also alle Funktionseinheiten, neu geladen werden. Dies kostet viele Takte und reduziert die Performance. Gleichzeitig steigt durch die Befehlswiederholung auch der Stromverbrauch. Dem begegnet Transmeta mit der Stufenreduzierung. Trotzdem scheint Transmeta mit der Pipeline-Länge des Efficeon genügend Reserven für weitere Taktfrequenzsteigerungen zu besitzen.
Integrierte Northbridge
Transmetas Efficeon wartet mit drei High-Speed-Interfaces auf. Für einen schnellen Speicherzugriff mit geringen Latencies besitzt der Core einen integrierten Single-Channel-DDR400-SDRAM-Controller. Einen Speichertakt von 266, 333 und ungewöhnlichen 366 MHz unterstützt der Prozessor ebenfalls. Wichtig für den auch anvisierten Servermarkt ist der Support von ECC. Insgesamt kann der Efficeon bis zu 4 GByte Arbeitsspeicher - verteilt auf vier Steckplätze - adressieren. Der aktuelle TM5800 besitzt zwar ebenfalls einen integrierten Memory Controller, kann aber maximal 512 MByte DDR266- oder 1024 MByte PC133-SDRAM ohne ECC ansteuern.
Als zweites High-Speed-Interface fungiert beim Efficeon der integrierte AGP-4x-Bus. Grafikkarten müssen beim Zugriff auf den Arbeitsspeicher nicht mehr den Umweg über eine separate Northbridge gehen. Hier bietet die TM8000-Familie einen Performance-Vorteil gegenüber anderen Lösungen wie AMDs mobilem Athlon 64. Der AMD-Chip hat ebenfalls einen integrierten Speicher-Controller, die AGP-Grafikkarte benötigt aber einen zusätzlichen Northbridge-Baustein.
Für die Kommunikation mit der Peripherie zeichnet die dritte High-Speed-Verbindung verantwortlich. Transmeta stattet den Efficeon mit einem HyperTransport-Interface aus. Bereits im Mai 2001 hat Transmeta AMDs Schnittstelle lizenziert. Der mit 400 MHz getaktete serielle Bus verbindet den TM8000 mit einer Breite von 8 Bit je Richtung mit einer Southbridge. Durch das HyperTransport-Interface kann der Prozessor mit einer Vielzahl handelsüblicher HyperTransport-Komponenten zusammenarbeiten und bietet eine hohe Flexibilität. Als Beispiel nennt David Ditzel NVIDIAS nForce3 Go 150.
CMS zweiter Generation
Die größte Intelligenz der Transmeta Crusoe-Prozessoren steckt in der Code-Morphing-Software CMS. Damit wird zur Laufzeit der gesamte Code einer Rechnerarchitektur auf die eigentliche Hardware umgesetzt. Nur die Code-Morphing-Software selbst hat Zugriff auf den Prozessor. Die CMS optimiert und übersetzt x86-Befehle dynamisch in nativen VLIW-Code. Zur Laufzeit wird das System immer schneller, da die Code-Morphing-Software versucht, jede Befehlskette nur einmal zu übersetzen. Den übersetzten VLIW-Code hält die CMS dann im Speicher.
Transmeta hat für den Efficeon die zweite Generation seiner Code-Morphing-Software entwickelt. Die neue Version ist speziell auf die TM8000-Architektur zugeschnitten und kann nicht bei Crusoe-Prozessoren (TM5800) verwendet werden. Die CMS2 zeichnet sich durch höhere Performance und intelligentere Algorithmen aus. Durch die Code-Optimierung in der Software reduziere sich laut Transmeta auch die Leistungsaufnahme in der Hardware.
Die Code-Morphing-Software wird beim Einschalten des Systems von einem Flash-ROM ins RAM geladen und dieser Bereich wird dann schreibgeschützt. Der 16 MByte große Flash-Chip wird vom Efficeon über ein LPC-Interface angesteuert und beinhaltet zusätzlich das BIOS.
Code-Morphen in vier Stufen
Transmetas Code-Morphing-Software der zweiten Generation arbeitet in einem Vier-Stufen-System. Dies erlaubt eine deutlich verbesserte Code-Optimierung und somit eine Steigerung der CPU-Performance.
Im ersten Schritt wird jeweils ein Befehl bearbeitet. Neben der Code-Profilierung erfasst die CMS2 hier Daten für die Code-Flussanalyse. Dies beinhaltet auch das Sammeln von Informationen über die Häufigkeit von Code-Sprüngen und deren Richtungen (Branches). Selten benutzten Code filtert die Code-Morphing-Software zudem heraus.
In der zweiten Stufe wird der profilierte Code benutzt, um mit den ersten Übersetzungen zu beginnen. Dabei wandelt die CMS2 jeweils einen Bereich von bis zu 100x86-Befehlen um. Neben einer ersten Optimierung der in VLIW-Code übersetzten x86-Befehle erfolgt ein aggressives Scheduling für die Befehlsabfolge. Der Übersetzung-Overhead ist laut Transmeta in diesem zweiten Schritt gering, die Code-Ausführung wäre bereits "schnell".
Im dritten Schritt erfolgt eine weitere Optimierung des übersetzten Code-Bereiches aus Stufe zwei. Jetzt eliminiert die CMS2 allgemeine Unterroutinen und ordnet die angesprochenen Speicherbereiche neu. Das Scheduling des Codes wird nach kritischen Pfaden hin optimiert.
Die letzte und vierte Stufe untersucht den übersetzten Code-Bereich nach so genannten Hotspots. Hier fügt die CMS2 jetzt mehrere Code-Bereiche zusammen. Es erfolgt nochmals eine Code-Optimierung über die Bereichsgrenzen hinweg. Das Scheduling für die Befehlsabfolge wird finalisiert. Der hoch optimierte VLIW-Code kann nun in den Ausführungseinheiten des Efficeon ausgeführt werden.
LongRun Version 2
Unter der Kontrolle der Code-Morphing-Software kann der Efficeon wie der Vorgänger Crusoe TM5800 selbst entscheiden, wann wie viel Leistung gebraucht wird - und zwar abhängig von der Auslastung. Entsprechend werden der Takt und die Core-Spannung der CPU dynamisch angepasst. Bereits auf der Comdex lief ein Efficeon-Prototyp bei der Demonstration je nach Last mit 400 MHz und bis weit über 1 GHz.
Neu an der LongRun2-Technologie des Efficeon ist eine auf die Hälfte reduzierte Ansprechzeit beim Anpassen der Taktfrequenz. Optimierte LongRun-Algorithmen wählen die erforderliche Taktfrequenz beim TM8000 zudem effizienter. Der Efficeon maximiert die Performance auch innerhalb einer thermisch vorgegebenen Grenze besser. In welchen Abstufungen der Efficeon die Taktfrequenz und die Core-Spannung dynamisch regeln kann, gab Transmeta auf der MPF-Präsentation nicht bekannt. Der 1-GHz-TM5800 kann den Takt in sieben Stufen bis auf 300 MHz senken. Mit der Taktfrequenz verknüpft sinkt auch die Core-Spannung von 1,3 V bei 1 GHz bis 0,80 V bei 300 MHz.
Neben der dynamischen Anpassung von Taktfrequenz und Spannung senkt LongRun2 zusätzlich die Verlustleistung der Transistoren dynamisch. Dies erfolgt über eine Regelung der Schwellenspannung. Die Leckströme der Transistoren werden laut David Ditzel zu einem steigenden Problem bei der Bewältigung von Moores Law der Technologieskalierung. So haben 100-Watt-Prozessoren bereits einen Leckstromanteil von 40 Watt, wie Ditzel weiter betont. Lösungen wie IBMs SOI-Technologie vermindern Leckströme durch eine isolierende Schicht - dieses Verfahren ist aber komplex und teuer. LongRun2 soll den Leckstrom von Transistoren mittels Software kontrollieren können. Die Software bewältigt die Kontrolle der Verlustleistung als "interdisziplinäre" Lösung in Verbindung mit speziellen Schaltungen auf dem Efficeon-Prozessor sowie dem Standard-CMOS-Prozess. So lässt sich die Verlustleistung des Efficeon im Standby-Modus von 144 mW auf 2 mW bei aktiviertem LongRun2 senken - dies entspricht einer 70fachen Einsparung.
Transmeta implementiert die LongRun2-Technolgie noch nicht bei den ersten Efficeons, die im vierten Quartal 2003 ausgeliefert werden. Erst im Laufe des Jahres 2004 zählt LongRun2 zu einem Standard-Feature beim Efficeon.
Roadmap
Die Efficeon-Prozessoren arbeiten bei ihrem Debüt mit Taktfrequenzen von bis zu 1,3 GHz. Transmeta lässt die CPUs bei TSMC in einem 0,13-µm-CMOS-Prozess fertigen. In der zweiten Jahreshälfte 2004 erfolgt dann der Übergang auf die 90-nm-Technologie. Transmeta gibt für diese zweite Efficeon-Generation Taktfrequenzen von 1,0, 1,4, 1,6, 1,8 und 2,0 GHz an. Intels Pentium-M-Nachfolger mit Code-Namen Dothan soll ab der zweiten Jahreshälfte 2004 ebenfalls mit bis zu 2,0 GHz Taktfrequenz arbeiten.
Bei der 90-nm-Version des Efficeon schrumpft die Die-Fläche von 119 mm² auf 68 mm². Diese Werte gelten für Modelle mit 1 MByte L2-Cache. Transmeta wird den 90-nm-Efficeon wieder in drei verschiedenen Varianten anbieten: Der TM8500 soll als Nachfolger des TM8300 weiterhin als kostengünstiges Einsteigermodell mit 512 KByte L2-Cache fungieren. Der TM8800 löst den TM8600 ab und bringt wieder einen 1024 KByte großen L2-Cache mit. In einem "Small Package" kommt der Efficeon TM8820. Wie sein Vorgänger TM8620 kann er auf einen 1024 KByte fassenden L2-Cache zurückgreifen.
Die Fertigung des Efficeon der 90-nm-Generation wird Fujitsu im Akiruno Technology Center in der Nähe von Tokio übernehmen. Fujitsus CS100-Prozess ermöglicht einen 240-nm-Leiterbahnenabstand und eine Transistor-Strukturbreite von 40 nm. Für seine internen Server-Geschäftsbereiche hat Fujitsu bereits mit der Produktion von 90-nm-Prozessoren begonnen.
Im Jahr 2005 soll laut David Ditzel die dritte Efficeon-Generation auf den Markt kommen. Die CPUs erhalten neue Features und werden anfangs im 90-nm-Prozess gefertigt. Noch im Laufe des Jahres 2005 will Transmeta auf eine Strukturbreite von 65 nm übergehen. Angaben zu den geplanten Taktfrequenzen oder Architekturerweiterungen machte Ditzel allerdings nicht.
Energieverbrauch
Gerade bei Notebooks, PCs oder Blade-Servern mit kleinem Formfaktor limitiert die Thermal Design Power (TDP) des Prozessors die maximal mögliche Taktfrequenz. Für lüfterlose Notebooks gibt Transmeta beispielsweise 7 Watt TDP als Obergrenze für eine CPU an.
Taktfrequenz | Pentium M (0,13 µm) | Efficeon (0,13 µm) | Efficeon 2 (90 nm) |
|---|---|---|---|
| |||
2000 | -- | -- | 25 W |
1800 | -- | -- | 12 W |
1700 | 24,5 W | -- | -- |
1600 | 24,5 W | -- | 7 W |
1500 | 24,5 W | -- | -- |
1400 | 22 W | -- | 5 W |
1300 | 22 W | 14 W | -- |
1200 (LV) | 12 W | 12 W | -- |
1100 (LV) | 12 W | 7 W | -- |
1000 (ULV) | 7 W | 5 W | 3 W |
900 (ULV) | 7 W | -- | -- |
Um Performance zu vergleichen, muss man Prozessoren mit demselben vorgegebenen TDP-Limit verwenden, betont David Ditzel bei seiner Efficeon-Präsentation. Mit 7 Watt TDP erlaubt der Efficeon eine maximale Taktfrequenz von 1,1 GHz. Ditzel zieht Intels Pentium M 900 MHz zum Vergleich heran. Der Efficeon erlaube bei gleicher Verlustleistung eine 200 MHz höhere Taktfrequenz als der Pentium M. Hierbei verschweigt Ditzel allerdings, dass Intel den Pentium M 1,0 GHz ebenfalls mit 7 Watt TDP spezifiziert hat.
Gesamtverbrauch
In den 7 Watt TDP des Efficeon 1,1 GHz ist die Leistungsaufnahme der integrierten Northbridge bereits enthalten. Für die 855GM-Northbridge (GMCH) in einem Pentium-M-System weist David Ditzel auf die zusätzlich benötigten 1 bis 2 Watt TDP hin.
Neben den TDP-Werten vergleicht Transmeta den Energiebedarf eines Efficeon- und Pentium-M-Systems im Leerlauf-Betrieb unter Windows XP. Die Messung der Stromaufnahme erfolgte laut Transmeta in vergleichbaren Systemen. Neben Verbrauchswerten des CPU-Cores sind die Werte für den Prozessorbus, die Northbridge sowie den Arbeitsspeicher ermittelt worden. Dabei benötigt das Efficeon-System mit 0,18 Watt im Vergleich zu den 1,45 Watt der Pentium-M-Komponenten zirka achtmal weniger Energie.
Komponente | Pentium M | Efficeon |
|---|---|---|
Werte von Transmeta ermittelt | ||
CPU-Core | 0,275 W | 0,055 W (inkl. Northbridge) |
Prozessorbus | 0,097 W | 0,073 W |
Northbridge-Core | 0,537 W | -- |
Speicher & Bus | 0,542 W | 0,056 W |
Gesamt | 1,451 W | 0,184 W |
Die achtfach geringere Verlustleistung relativiert sich allerdings etwas, betrachtet man die übrigen Komponenten eines Notebooks. So zehrt das Display mit zirka 33 Prozent vom Gesamtenergiebedarf mit Abstand am stärksten an den Akkureserven. In der Tabelle finden Sie die elektrische Leistungsaufnahme der einzelnen Komponenten eines exemplarischen Notebooks aufgeschlüsselt.
Komponente | Elektrische Leistungsaufnahme |
|---|---|
Werte ermittelt mit MobileMark 2002 und den Optionen: Workload Avarage Power und Adaptive Mode. (Quelle: Intel) | |
LCD (14 Zoll) und Elektronik | 4,20 W |
CPU | 1,00 W |
Intel GMCH | 1,00 W |
Speicher | 0,30 W |
Intel ICH | 0,60 W |
Wireless-LAN | 0,15 W |
Sonstiges | 1,20 W |
Takt-Generator | 0,70 W |
Lüfter | 0,30 W |
Festplatte | 1,20 W |
DVD /CD-RW | 0,40 W |
Verluste der Spannungsversorgung | 1,11 W |
Gesamt | 12,16 W |
Benchmarks: Integer & FP
Transmeta gibt beim Efficeon eine 50 Prozent höhere Integer-Performance gegenüber dem TM5800 an. Durch die SSE- und SSE2-Unterstützung sollen Multimedia-Applikationen um 80 Prozent pro Taktzyklus beschleunigt werden.
Mit entscheidend für den Erfolg des Efficeon ist aber dessen Performance im Vergleich zum Pentium M. Bei der Integer-Performance vergleicht David Ditzel den IPC-Wert des Efficeon mit dem des Pentium 4 und Pentium M.
Demnach erreicht der Efficeon bei der SHA1-Verschlüsselung den 2,3fachen Durchsatz pro Taktzyklus der Intel-Konkurrenten. Während beim RSA-Verfahren Gleichstand zwischen Efficeon und Pentium M herrscht, erreicht die Transmeta-CPU beim AES-Verfahren fast die doppelte Performance. Mit diesen Benchmarks will David Ditzel die hohe "Effizienz" der Efficeon-Architektur pro Taktzyklus verdeutlichen.
Die Floating-Point-Performance dokumentiert Transmeta mit dem LINPACK-DP-Benchmark. Die mit doppelter Präzision zu berechnende 100x100-Matrix erledigt ein Efficeon 1,1 GHz mit 1919 MFLOPS. Intels Pentium M 900 MHz erreicht 1452 MFLOPS. Transmeta vergleicht diese Taktfrequenzen, weil damit beide Prozessoren einen TDP von 7 Watt besitzen.
Benchmarks: System
Bei der Systemleistung vergleicht Transmeta wieder den Efficeon 1,1 GHz mit einem Pentium M 900 MHz auf Grund des gleichen TDP-Wertes. Die Benchmarks wurden laut Transmeta in ähnlich konfigurierten Ultralight-Notebooks ermittelt. Beiden CPUs stand DDR266-SDRAM, eine 1,8-Zoll-Festplatte und Windows XP Professional zur Seite.
Benchmark | Pentium M 900 MHz | Efficeon 1,1 GHz |
|---|---|---|
Werte von Transmeta ermittelt | ||
SYSmark2002 | 95 Punkte | 108 Punkte |
MobileMark 2002 | 105 Punkte | 99 Punkte |
PCmark2002 CPU | 2985 Punkte | 2866 Punkte |
CPUmark 99 | 103 Punkte | 117 Punkte |
Business Winstone 2001 | 28,7 Punkte | 27,3 Punkte |
Bei diesen Benchmark-Paketen herrscht im Durchschnitt Gleichstand zwischen dem Efficeon 1,1 GHz und Pentium M 900 MHz. Mit DDR400-SDRAM dürfte der Efficeon allerdings in Führung gehen.
Fazit
Transmeta setzt große Hoffnungen in den Efficeon. Schon die bisherigen Transmeta-CPUs waren sehr genügsam in der Leistungsaufnahme, dennoch blieb der große Erfolg mangels zu geringer Performance aus - besonders in Europa.
Der komplett neu entworfene Efficeon kann diesen Nachteil wettmachen. Laut den von Transmeta präsentierten Benchmark-Resultaten liegt die Performance des Efficeon über einem vergleichbaren Pentium M. Verantwortlich dafür seien der integrierte DDR400 Memory Controller, SSE2-Unterstützung, große Caches sowie der 256-Bit-VLIW-Core mit acht Instruktionen pro Taktzyklus. Die Code-Morphing-Software der zweiten Generation soll zudem wesentlich effizienter sein. Dabei bleibt der Efficeon nach wie vor sehr Strom sparend. Neben Fujitsu, Hewlett-Packard und Sharp kann Transmeta bereits zur Vorstellung eine breite Unterstützung für den Efficeon vorweisen.
Leicht wird es Transmeta allerdings nicht haben. Denn Intels Centrino-Technologie hat sich in den letzten Monaten erfolgreich etabliert. Und im ersten Quartal 2004 schickt Intel bereits den Pentium-M-Nachfolger Dothan ins Rennen. Dem wird ein verdoppelter L2-Cache für mehr Performance und ein 90-nm-Prozess für längere Akkulaufzeiten spendiert. (cvi)