FPF: Neue Details zu ARMs Low-Power-CPU Tiger

ARM gibt auf dem Fall Processor Forum neue Details zur Low-Power-CPU Cortex-A8 bekannt. Der unter dem Codenamen „Tiger“ bekannte Prozessor für mobile Geräte setzt erstmals die Multimedia-Erweiterung „NEON“ ein.

Die erste Vorstellung des Cortex-A8 erfolgte bereits Anfang Oktober 2005 auf der ARM Developers Conference im kalifornischen Santa Clara. Der „Tiger“, so der Codename, ist der erste Prozessor, der auf der neuen ARM-v7-Architektur basiert. Dabei soll die CPU die Performance in künftigen mobilen Endgeräten wie Handys revolutionieren. Besonders Video- und Audio-Anwendungen sowie Spiele würden von den Features des Cortex-A8 nach ARMs Angaben profitieren. Die CPU soll laut ARM eine Performance von 2000 DMIPS erreichen.

Der Cortex-A8 ist für eine Strukturbreite von 65 und 90 nm vorgesehen. Die Low-Power-Variante mit 65 nm Strukturbreite arbeitet mit 600 MHz Taktfrequenz und soll sich mit einer Leistungsaufnahme von maximal 300 mW begnügen. High-Performance-Modelle arbeiten mit einer Taktfrequenz von bis zu 1 GHz bei 65 oder 90 nm Strukturbreite.

Tiger-Pipeline: Instruktionen mit Ganzzahlen durchlaufen beim Cortex-A8 13 Stufen. Wird die Multimedia-Erweiterung NEON genutzt, so erfolgt die Bearbeitung in zehn Stufen. (Quelle: ARM)
Tiger-Pipeline: Instruktionen mit Ganzzahlen durchlaufen beim Cortex-A8 13 Stufen. Wird die Multimedia-Erweiterung NEON genutzt, so erfolgt die Bearbeitung in zehn Stufen. (Quelle: ARM)

Der 65-nm-Core des Cortex-A8 begnügt sich dabei mit einer Die-Fläche von nur 4 mm² – allerdings ohne Caches und Erweiterungen. Die L1-Caches lassen sich mit 16 oder 32 KByte Puffergröße ausstatten. Auch die L2-Cache-Größe ist bei der Tiger-Architektur konfigurierbar ausgelegt. Der Zugriff auf die zweite Pufferstufe erfolgt mit einer Latenzzeit von neun Taktzyklen. Die ARM-v7-Architektur des Cortex-A8 arbeitet superskalar und führt somit mehrere Befehle gleichzeitig aus. Dabei verfährt der Core nach dem In-Order-Verfahren. ARM setzt hier nicht auf ein Out-of-Order-Verfahren, weil dadurch weniger Transistoren benötigt werden. Die Energieaufnahme sinkt durch die geringere Komplexität.