AMD kündigt SSE5 an

AMD kündigt mit SSE5 eine neue Erweiterung für den SSE-Befehlssatz an. Erstmals zum Einsatz soll die Befehlserweiterung 2009 beim K10-Nachfolger "Bulldozer" kommen.

Vor den SSE5-Befehlen erhalten die am 10. September 2007 erwarteten Barcelona-Opterons mit K10-Architektur zuerst die Befehlserweiterung SSE4a. Bei den SSE4a-Befehlen EXTRQ, INSERTQ, MOVNTSD und MOVNTSS des K10 handelt es sich um einen kleinen Teil von Intels SSE4-Erweiterung. Intel implementiert SSE4 erstmals bei Prozessoren mit der 45-nm-Penryn-Architektur, die noch 2007 zuerst beim Xeon „Harpertown“ integriert wird.

Mit SSE5 will AMD den Durchsatz pro Befehl maximieren und Code konsolidieren. So sollen die „3-Operand Instructions“ die Zahl der Operanten, die ein x86-Befehl durchführen kann, von zwei auf drei erhöhen. Multiple Instruktionen vereint SSE5 somit in einem effizienteren Befehl. „3-Operand Instructions“ sind laut AMD aktuell nur bei einigen RISC-Architekturen möglich.

Durch die Fähigkeit der „3-Operand Instructions“ von SSE5 gibt es beispielsweise den neuen Befehl der „Fused Multiply Accumulate“. Die Instruktion kombiniert eine Multiplikation mit einer Addition. Damit sind laut AMD mit einem Befehl iterative Berechnungen möglich. Durch die damit verbundene Code-Vereinfachung sollen beispielsweise Grafik-Shading-Effekte, photorealistisches Rendering oder komplexe Vektor-basierende Mathematik deutlich schneller berechnet werden.