Test: VIA Cyrix III

Details zum Cyrix III

Der VIA Cyrix III ist die erste CPU für den P6-Bus, die nicht von Intel stammt. Damit bekommt Intels Celeron direkte Konkurrenz im eigenen Sockel. Bisher konnten andere Hersteller auf Grund von Patentbestimmungen keine P6-Clones produzieren. VIA umgeht dieses Problem wie schon bei den Chipsätzen durch Verträge mit National Semiconductor, die auch zum Teil die Produktion übernimmt. National ist der frühere Besitzer von Cyrix und darf dank Patenttausch-Abkommen mit Intel deren P6-Busprotokoll verwenden.

Ursprünglich sollte der Cyrix III mit dem auf der Cyrix-M2-Technik basierenden Joshua-Kern erscheinen. Die Key-Features waren ein 64-KByte großer L1-Cache, ein 256-KByte-L2-Cache sowie zwei Pipelines für die FPU- und MMX-Einheit. Die Taktfrequenz des FSB sollte 133 MHz betragen.

Beim endgültigen Cyrix III mit dem WinChip-C5A-Core (Codename Samuel) hat sich diesbezüglich einiges geändert. Die CPUs greifen nun auf einen insgesamt 128 KByte großen L1-Cache zurück. Das auf dem WinChip-4 für den Socket 7 basierende Design teilt diesen auf jeweils 64 KByte für Befehle und Daten auf. Vom Winchip-4 unterscheidet sich der Cyrix III aber nicht nur beim CPU-Sockel. Offiziell sind allerdings noch keine Details von VIA zu bekommen. Lediglich die Information, dass der Cyrix III mit einer zwölfstufigen Pipeline arbeitet, ist sicher. Der Winchip-4 kam auf nur acht Pipeline-Stufen.

Modellpflege: Der Core des VIA Cyrix III basiert auf der Architektur des WinChip-4 von IDT.
Modellpflege: Der Core des VIA Cyrix III basiert auf der Architektur des WinChip-4 von IDT.

Unsere Untersuchungen brachten noch einen weiteren Unterschied zu Tage: Beide L1-Caches sind nun 4fach-assoziativ. IDT hatte das ursprünglich nur für den Daten-Cache vorgesehen. Die TLBs fassen wie beim Winchip-4 insgesamt 128 Einträge und sind 8fach-assoziativ. Ausführliche Informationen zu Assoziativ-Caches finden Sie im tecChannel-Beitrag Prozessorgrundlagen im Abschnitt Cache-Grundlagen.

Die IDT-Mannschaft um Chef-Denker Glenn Henry ist ihrem Konzept jedoch insgesamt treu geblieben: Ein kompakter Core und eine einfache Architektur ermöglichen ein kleines Die. Ungewöhnlich ist allerdings der Verzicht auf den L2-Cache - ein Tribut an die geplanten niedrigen Preise des Prozessors. Erst beim Nachfolgemodell Samuel 2 ist ein 64 KByte großer L2-Cache vorgesehen.