So funktioniert DRAM

1-Bit-Speicherzelle

Die einzelne Speicherzelle ist sehr einfach aufgebaut. Der Zustand einer Zelle und damit die enthaltene digitale Information ist durch Ladungsspeicherung in einem Kondensator festgehalten. Die Ansteuerung der Zelle übernimmt ein Schalter in Form eines Transistors. Er kann die Ladung im Kondensator isolieren, oder zum Ein- und Auslesen eines Datums durchschalten.

Bild 1 zeigt das Schaltbild der Einheitsspeicherzelle. Das Gate des Transistors ist mit einer Wortleitung verbunden. Liegt der Pegel dieser Signalleitung auf low, dann befindet sich der Transistor im hochohmigen Zustand. Die Ladung des Kondensators ist isoliert und bleibt gespeichert. Zum Schreiben oder Lesen der Speicherzelle wird der Signalpegel der Wortleitung auf high angehoben. Der Transistor ist jetzt leitfähig und verbindet den Kondensator mit der Bit-Leitung. Beim Schreiben gleicht sich die Ladung des Kondensators entsprechend dem Pegel der Bitleitung an, auf der die zu schreibende Information liegt (0 oder 1).

Umgekehrt ist es beim Lesen: Vereinfacht gesagt wird die Bitleitung auf den Pegel des Kondensators gehoben. Da die Ladungen der Speicherkondensatoren aber sehr gering sind, bedarf es noch einiger zusätzlicher elektrischer Maßnahmen, um definierte Signale zu bekommen. Den genauen elektrischen Ablauf beim Lesen/Schreiben von DRAM lesen Sie in den Abschnitten Elektrischer Ablauf beim Lesezugriff und Elektrischer Ablauf beim Schreibzugriff.