Rambus zeigt Speicher-Interface mit 2,6 GByte/s
Rambus hat auf der ISSCC in San Francisco Details zu einem Speicherinterface mit 2,2 GByte/s präsentiert. Rambus-Ingenieure konnten sogar Chip-Prototypen im Standardchip Scale Package (CSP) mit einem Durchsatz von 2,6 GByte/s zeigen.
Motor für den Geschwindigkeitsschub des Speicherinterface ist laut Rambus ein Taktsignal (Delay-Locked-Loop), das ein wesentlich genaueres Timing und damit höhere Frequenzen erlaubt. Die zweite Modifikation betrifft die Output-Treiber. Rambus hat hier die positive Rückkopplung abgeschwächt und erreicht so ein präziseres Ausgangssignal.
Die Verbesserung der Leistung gibt Rambus mit dem Faktor 1,4 an. Der Durchsatz von bislang 1,6 GByte/s des Direct-Rambus Interface erhöht sich dadurch auf 2,2 GByte/s. Die ISSCC (International Solid-State Circuits Conference ) in San Francisco endet heute. Informationen zur Technologie von Rambus lesen Sie im Report Rambus im Detail. (uba)