Rambus im Detail

Funktionsprinzip

Die im PC-Bereich eingesetzte Rambus-Technologie ist nicht neu. Bereits seit 1995 wird Rambus in Workstations von SGI verwendet, andere Beispiele sind die Nintendo-64-Videospielkonsolen und Grafikkarten mit dem Grafikchip GD546X von Cirrus Logic.

Entwickelt wurde das Konzept für ein serielles Speicherinterface von der 1990 gegründeten Firma Rambus mit Sitz in Kalifornien. Erste funktionierende RDRAMs konnte Toshiba 1992 präsentieren. Um die Technologie in die PC-Architekur zu adaptieren, schloss Intel im Dezember 1996 mit Rambus ein Abkommen. Die gemeinsam entwickelten Direct RDRAMs (DRDRAM) nutzen wie DDR-SDRAM beide Taktflanken für die Datenübertragung. Im Zuge einer vereinfachten Namensgebung wird heute nur noch die Bezeichnung RDRAM verwendet.

Die Rambus-Lösung besteht aus drei Komponenten: Rambus-Controller, Rambus-Channel und RDRAM. Ein System kann aus mehreren unabhängigen Channels bestehen. Intels 840-Chipsatz für den Workstation- und Servereinsatz kann zwei Rambus-Channels ansteuern, während der Mainstream-Chipsatz 820 nur einen Channel verwaltet.

Das Channel Interface von Rambus enthält einen nur 16- oder 18-Bit-(mit ECC) breiten Datenbus. Der Adressbus besitzt eine Breite von 8 Bit und hat getrennte Leitungen für die Zeilen- und Spaltenansteuerung. Vorteil: Gleichzeitige unabhängige Zugriffe auf Zeilen und Spalten sind möglich, während noch Daten des vorhergehenden Befehls übertragen werden.

Jedes einzelne RDRAM-IC besitzt die volle Datenbreite des Channels. Gegenüber 64-Bit-Speicherbussen muss aber die Taktung des Channels entsprechend hoch sein, um konkurrenzfähige Bandbreiten zu erreichen. Die derzeit maximale Taktfrequenz ist mit 400 MHz und durch Ausnutzung beider Taktflanken mit effektiv 800 MHz extrem hoch. Ein Maximum von 1,6 GByte/s ist bei jedem einzelnen Chip und somit pro Channel erreichbar. Bei zwei Channels verdoppelt sich die maximale Bandbreite entsprechend auf 3,2 GByte/s.