Mathematische Methoden für fehlerfreies Chipdesign entwickelt
Im Rahmen des BMBF-Projekts Verisoft wurden Methoden entwickelt, mit denen mathematisch nachgewiesen werden kann, dass die Logik von Schaltungen keine Funktionsfehler enthält. An dem Projekt sind unter der Leitung des Instituts für Rechnerarchitektur der Universität des Saarlandes neun Forschungspartner aus der Wissenschaft und vier aus der Industrie beteiligt. Ihre Methoden der formalen Verifikation sollen die heute üblichen Simulationstests ersetzen.
Am Beispiel des Infineon-Prozessors TriCore 2, der vor allem in der Automobilelektronik eingesetzt werden soll, konnten die Wissenschaftler erstmals nachweisen, dass die Verifikationstechniken auf hochkomplexe Designs angewendet werden können.
Zusammen mit der T-Systems International GmbH und der BMW Group AG arbeiten die Verisoft-Forscher auch an Methoden der formalen Verifikation für die Bereiche IT-Sicherheit und Automotive. Dabei geht es unter anderem um die Entwicklung eines chipkartenbasierten biometrischen Identifikationssystems. Weitere Informationen finden Sie beim BMBF. (fkh)