Intels Pentium 4 Prescott im Detail

90-nm-Prozess

Die Strukturgröße beim Prescott beträgt 90 nm. Damit kann Intel Transistoren bauen, die eine Gate-Länge von nur noch 50 nm haben, und schlägt so drei Fliegen mit einer Klappe: Kleinere Transistoren schalten schneller, verbrauchen weniger Energie und belegen zudem noch weniger Platz auf dem kostbaren Wafer.

Während Northwood noch 55 Millionen Transistoren genügten, besitzt Prescott mit 125 Millionen mehr als doppelt so viele. Die zusätzlichen Transistoren stecken zum großen Teil in dem auf 1 MByte vergrößerten L2-Cache. Die Strukturgröße von 90 nm kompensiert diesen Anstieg jedoch wieder, Prescott belegt mit 112 mm² Die-Größe sogar weniger Platz als der Northwood mit seinen 131 mm².

Aber die Transistoren waren Intel immer noch nicht schnell genug für die angestrebten Taktfrequenzen. Deshalb setzt man als erster Halbleiterhersteller so genanntes Strained Silicon in einem Massenprodukt ein. Dabei wird das natürliche Kristallgitter des Siliziums künstlich gestreckt. Durch komplexe Zusammenhänge der Festkörperphysik steigert die unnatürliche Gitterkonstante die Beweglichkeit der Ladungsträger, so dass die Transistoren schneller schalten und höhere Stromstärken bewältigen können.

Interessanterweise verwendet der weltgrößte Halbleiterhersteller zwei Verfahren, um die Verzerrung bei den NMOS- und PMOS-Transistoren getrennt einstellen zu können. Beim PMOS-Transistor scheidet man Silizium mit einigen Prozent Germaniumanteil im Source- und Drain-Bereich ab. Die rund ein Prozent größere Gitterkonstante der Legierung überträgt sich auch auf den leitenden Channel unter dem Gate und sorgt so für eine 25 Prozent höhere Leitfähigkeit.

NMOS-Transistoren lässt Intel im aktiven Bereich unverändert und legt stattdessen eine Siliziumnitrid-Schicht über den Transistor. Dessen größere Gitterkonstante überträgt sich ebenso auf den darunter liegenden Transistor und zerrt auf diese Weise die Atome im aktiven Kanal auf einen größeren Abstand. Allerdings ist der erzielte Effekt hier geringer, die Leitfähigkeit steigt nur um zehn Prozent.

Bemerkenswert ist, dass beide Verfahren den aktiven leitenden Kanal lediglich indirekt über mechanische Kräfte von außen verzerren. Daraus resultiert der Na-me Strained Silicon, gezerrtes Silizium.

Laut Intel lassen sich beide Streckverfahren relativ einfach in die Fertigung integrieren, da hier nicht mit für Halbleiter "giftigen" Materialien wie bei der Einführung der Kupferverdrahtung gearbeitet wird. Siliziumnitrid wird beispielsweise auch in den Verdrahtungsebenen der CPU genutzt. Strained Silicon soll daher die Fertigungskosten der CPU lediglich um zwei Prozent erhöhen.