Intels Pentium 4 Prescott im Detail

Optimierte Gatterverteilung

Neben der Geschwindigkeit der Signale spielt der Abstand der zu verdrahtenden Funktionsblöcke eine ebenso große Rolle. Und hier beschreitet Intel beim Prescott vollkommen neue Wege. Wie der Plan der Northwood-FPU exemplarisch zeigt, sind hier die Gatter einzelner logischer Funktionsblöcke auch auf dem Die physikalisch zu einem Block zusammengefasst.

So ist es für die Chipentwickler einfacher, einen Prozessorbefehl in Teilaufgaben zu zerlegen und diese einzeln in Hardware zu gießen. Anschließend werden die Blöcke so platziert, dass ihr Abstand möglichst gering ist.

Dieses Vorgehen vereinfacht zwar die Konstruktion einer CPU, sorgt aber nicht für eine optimale Platzierung der Gatter. Beim Prescott sortiert Intel in einer rechenaufwendigen Designstufe automatisch die Lage der einzelnen Gatter und nicht mehr ganzer Blöcke auf dem Die.

Dadurch wandern Transistoren aus dem Block, dem sie logisch zugehören, heraus an die Stelle, mit der sie interagieren müssen. Die einzelnen Transistoren sind also nicht mehr funktionell platziert, sondern die kürzesten Wege dienen als Sortierkriterium. Dadurch reduziert sich die Laufzeit der Signale auf den Interconnects, und die Taktfrequenz kann entsprechend erhöht werden.