Intel zeigt Chip-Packaging für 20-GHz-CPUs

Bumpless Build-Up Layer

Intels Ansatz dafür heißt "Bumpless Build-Up Layer" oder kurz BBUL. Dabei befindet sich das Die nicht mehr auf dem Substrat, das Trägermaterial umschließt den Halbleiter vollständig. Der Kontakt wird über Kupferbahnen im Substrat hergestellt - die Löt-Bumps fallen damit weg.

Damit wird das ganze Design auch kleiner, was einen weiteren Kniff erlaubt. Die inzwischen für den enormen Stromhunger einer CPU notwendigen Kondensatoren sitzen näher am Die und arbeiten damit effektiver, weil die Leiterbahnen kürzer werden.