Intel: SRAM in 65-Nanometer-Prozess

Der neue 65-Nanometer-Prozess kombiniere Transistoren mit geringerer Verlustleistung, gestrecktes Silizium und schnelle Interconnects aus Kupfer und einem Low-k-Dielektrikum. 20 Monate nach der Einführung des 90-nm-Prozesses bei SRAMs kann Intel so eine neue Ausbaustufe zeigen, ganz im Sinne von Moores-Law.

Im 65-Nanometer-Fertigungsprozess haben die Transistoren laut Hersteller eine Gate-Länge von nur noch 35 Nanometer. Zum Vergleich: Transistoren der Pentium-4-Prozessoren messen 50 Nanometer.

Das gestreckte Silizium der zweiten Generation, das Intel verwendet, verspreche mehr Effizienz im Stromfluss und hebe die Fertigungskosten um nur zwei Prozent an, teilte Intel mit. Im Fertigungsprozess seien acht Schichten eines Low-k-Dielektrikums integriert, was die Signalgeschwindigkeiten innerhalb des Prozessors erhöhe und gleichzeitig für einen geringeren Stromverbrauch sorge.

Nach eigenen Angaben kann Intel bereits voll funktionsfähige 4-Mbit-SRAM-Bausteine mit einer Fläche von 0,57 Quadratmikrometern auf dem 65-Nanometer-Fertigungsprozess produzieren. Jede SRAM-Zelle bestehe aus sechs Transistoren. Zehn Millionen dieser Transistoren würden auf einem Quadratmillimeter Platz finden und somit etwa auf die Spitze eines Kugelschreibers passen.

Mark Bohr, Intel Senior Fellow und Leiter der Abteilung Prozessarchitektur und Integration, geht davon aus, dass Intel im Jahr 2005 das erste Unternehmen sein wird, das auf Basis der 65-Nanometer-Technologie in großen Stückzahlen produzieren wird. Derzeit werden die Halbleiterbausteine in Intels Entwicklungsfabrik D1D in Hillsboro, Oregon, hergestellt. Dort sei auch der 65-Nanometer-Prozess entwickelt worden. Zusätzliche Informationen zum Thema lesen Sie im Beitrag Zukunft der Speichertechnik. (uba)