Intel gibt Gas: 6-Core-CPU, neue Nehalem-Caches und AVX-Befehlssatz

Intels Nehalem mit 256K L2-Cache und 8M L3-Cache

Im vierten Quartal 2008 stellt Intel die komplett neue Mikroarchitektur Nehalem vor. Die 45-nm-Prozessoren arbeiten mit einem integrierten Speicher-Controller und erhalten die neue QuickPath-Technologie.

Wie Intel angibt, arbeitet der neue native Quad-Core-Prozessor mit drei integrierten DDR3-Speicher-Channels. Dabei unterstützt Nehalem gepufferte und ungepufferte DDR3-Speichermodule mit Taktfrequenzen von 800, 1066 und 1333 MHz – höhere Geschwindigkeiten sind zu späteren Zeitpunkten vorgesehen. Pro Channel sollen bis zu drei Module möglich sein.

Die Cache-Struktur ändert Intel beim Nehalem ebenfalls. So steht den vier Kernen – Modelle mit zwei und acht Kernen sind für spätere Zeitpunkte auf der Roadmap - ein Shared L3-Cache zur Verfügung. Bei einer Transistoranzahl von 731 Millionen realisiert Intel eine Puffergröße von 8 MByte. Jeder Kern besitzt zusätzlich einen dedizierten L2-Cache mit 256 KByte mit laut Intel sehr geringer Latenzzeit. Den L1-Daten- und Befehls-Cache pro Kern dimensioniert Intel auf je 32 KByte.

Der L1-Cache von Nehalem entspricht in seiner Struktur den aktuellen Core-Prozessoren. Dafür erhalten Nehalem-CPUs eine neue zweistufige TLB-Hierarchie. Der Translation Lookaside Buffer ist eine kleiner Zwischenspeicher, der Informationen zur Konvertierung von logischen in physikalische Adressen enthält. Der neue 512 Einträge fassende zweite Translation Lookaside Buffer der Nehalem-Architektur soll die Performance weiter steigern. Auch einen neuer Level 2 Branch Target Buffer (BTB) sowie der Renamend Return Stack Buffer zählen zur den Mikroarchitektur-Erweiterungen von Nehalem.

Die mit Hyper-Threading ausgestatteten Nehalem-Prozessoren kommunizieren mit der Peripherie und anderen CPUs über die neue serielle QuickPath-Schnittstelle. Nehalem-CPUs für 2-Sockel-Systeme sind mit zwei QuickPath-Interfaces ausgestattet.