Intel Developer Forum startet mit Next-Generation-CPUs

Integrierter Speicher-Controller schon 2008

Einige neue Details werden auf dem Intel Developer Forum über die neue Mikroarchitektur „Nehalem“ erwartet. Die 2008 auf den Markt kommenden CPUs – ebenfalls mit 45 nm Strukturbreite – gelten als Nachfolger der Penryn-Modelle. Die Prozessorgeneration Nehalem soll einen integrierten Speicher-Controller erhalten, wie Intel bereits bestätigte. Abschied nehmen heißt es dann auch vom traditionellen FSB, Nehalem-CPUs setzen auf einen neuen seriellen Bus mit dem Codenamen CSI. Voraussichtlich wird es sich um ein ähnliches serielles Verfahren wie bei der HyperTransport-Technologie handeln, die bei AMDs Prozessoren zum Einsatz kommt.

Nehalem-CPUs wird Intel auch mit einer neuen Cache-Struktur ausstatten. Möglicherweise gibt es für den Trace-Cache der NetBurst-Architektur ein Comeback, denn der L1-Cache soll wieder näher an die Ausführungseinheiten rutschen. Auch über einen für alle Kerne gemeinsamen L3-Cache darf spekuliert werden. Intel wird Prozessoren mit Nehalem-Architektur mit bis zu acht Kernen anbieten. Dabei wird jeder Kern zwei Threads ausführen können. Eine neue Variante von Hyper-Threading kehrt somit in die Intel-Prozessoren zurück.

Zu guter Letzt plant Intel bei den Nehalem-Prozessoren auch Modelle mit integriertem Grafikkern. Konkurrent AMD kündigte für Ende 2008 mit der Fusion-Technologie bereits Prozessoren mit Grafikchip auf dem Siliziumplättchen an – oder zumindest in einem gemeinsamen Package.