Infineon: Kupferdrähte mit 40 Nanometer

Forschern von Infineon ist es gelungen, die Leiterbahnen zur Verbindung von Transistoren auf einem Chip auf bis zu 40 Nanometer (nm) zu verkleinern. Damit sei man für eine weitere Miniaturisierung von künftigen Chipgenerationen gerüstet, teilte Infineon mit.

Aktuelle Gigahertz-CPUs der Pentium 4-Reihe mit einer Strukturbreite von 130 nm tragen beispielsweise rund 100 Millionen Transistoren auf dem Die. Damit das Gesetz von Moore auch künftig Bestand hat, sind ständig kleinere Transistoren und dünnere Leiterbahnen zwischen ihnen notwendig. Nach dem Moore'schen Gesetz verdoppeln die Ingenieure die Zahl der Transistoren auf ihren Produkten alle 18 bis 24 Monate. Damit steigt auch die Leistung dementsprechend. Das empirische "Gesetz" stammt aus dem Jahr 1965 und wurde von Intel-Mitbegründer Gordon Moore aufgestellt.

Infineon sei es nun gelungen, Metall-Leitungen mit einer Breite von 40 nm herzustellen und deren elektrische Parameter zu bestimmen. Die maximalen Stromdichten in den Kupferleiterbahnen lagen laut Infineon zwischen 80 und 100 Millionen Ampere/cm² und damit um den Faktor 2 bis 5 höher als die der derzeit höchst entwickelten Technologien. "Die heutige Verbindungstechnik kann damit prinzipiell auch für künftige Chipgenerationen angewandt werden, wie sie in der International Technology Roadmap for Semiconductors (ITRS) beschrieben sind, die derzeit bis zum Jahr 2016 reicht", sagte Infineons Technologie-Vorstand Dr. Sönke Mehrgardt.

Da aktuelle Belichtungsgeräte nur minimale Strukturbreiten von 100 nm schaffen, nutzte Infineon zur Herstellung der 40-nm-Leiterbahnen die so genannte Spacer-Technik. Die Belichtung erfolgte dabei mit Standard-Lithografie-Geräten. Bei der Fertigung wurden die Kupferstrukturen auf den Wafern nachträglich durch chemische Prozesse verengt.

Weitere Informationen zum Thema bieten die tecCHANNEL-Reports Moderne Halbleitertechnologien, Die Jagd nach dem 15-Nanometer-Transistor und Schnellere Prozessoren mit SOI-Technologie. (jma)