IDF: Intel stellt Core Microarchitecture vor

Auf dem Intel Developer Forum im Herbst 2005 gab Intel erste Details über die „Next Generation Micro-Architecture“ bekannt. Intels CTO Rattner gab der nächsten Prozessorgeneration nun mit „Core Microarchitecture“ einen Namen. Die neue Architektur löst ab Mitte 2006 NetBurst des Pentium D ab.

Die Core Microarchitecture mit Dual-Core-Technologie und EM64T zeichnet sich laut Intel durch fünf Innovationen aus: Wide Dynamic Execution, Advanced Digital Media Boost, Advanced Smart Cache, Smart Memory Access sowie Intelligent Power Capability.

Wide Dynamic Execution bezeichnet die 14 Pipeline tiefe Architektur, die vier Instruktion gleichzeitig pro Taktzyklus verarbeiten kann. Mit Intels Advanced Digital Media Boost erledigen Core-Prozessoren SSE-, SSE2- und SSE3-Befehle nun in nur einem Taktzyklus. Damit verdoppelt Intel die Ausführungsgeschwindigkeit gegenüber den aktuellen Intel-CPUs.

Der Advanced Digital Smart Cache ist bereits aus dem Core Duo bekannt. Beide Prozessorkerne teilen sich dynamisch einen gemeinsamen L2-Cache. Mit Smart Memory Access führt Intel einen Advanced Prefetch-Mechanismus für den Speicherzugriff ein. Die Core Microarchitecture verbessert damit das Load-/Store-Handling beim Zugriff auf den Arbeitsspeicher. Intel will damit Latenzzeiten „verstecken“, indem Daten bereits spekulativ im Cache gehalten werden.

Unter der Bezeichnung Intelligent Power Capability fasst Intel die Powermanagement-Features der Core Microarchitecture zusammen. Die CPU schaltet beispielsweise Logik-Subsysteme nur ein, wenn sie benötigt werden.

Intel wird die Core Microarchitecture in den Segmenten Mobile (Merom), Desktop (Conroe) und Server/Workstations (Woodcrest) einsetzen. Weitere Informationen über die Architektur finden Sie bei tecCHANNEL in der Meldung IDF: Neue Details zum Conroe & Kentsfield. Zusätzliche Details zur Core-Architektur will Intel im weiteren Verlauf des Intel Developer Forums bekannt geben. (cvi)