IDF: Coprozessoren via PCIe-Erweiterung

Intel gibt am Vortag des Intel Developer Forum in Peking weitere Details zum Geneseo-Projekt bekannt. Mit Geneseo will es Intel anderen Herstellern erleichtern, ihre Chips in seine Plattformen über eine PCI-Express-Erweiterung zu integrieren.

Mit der Geneseo-Technologie soll eine schnelle Verbindung zwischen Prozessoren und Coprozessoren für bestimmte Aufgaben geschaffen werden. Das von Intel mit IBM gemeinsam entwickelte Projekt Geneseo soll den PCI-Express-Bus so erweitern, dass er eine Vielzahl von Beschleunigerchips aufnehmen kann. Dieser Ansatz ähnelt der Torrenza-Technik des Konkurrenten AMD, die Hypertransport-Verbindungen für Koprozessoren öffnet.

Busanbindung: Beschleunigerkarten sollen künftig direkt über PCI Express eingebunden werden. (Quelle: Intel)
Busanbindung: Beschleunigerkarten sollen künftig direkt über PCI Express eingebunden werden. (Quelle: Intel)

Aus Sicht von Intel ist aber PCI Express der bessere Ansatzpunkt, um Beschleunigerchips in Computer zu integrieren. Davon wird ein viel größerer Teil der Industrie profitieren, gab Intel-Fellow Ajay Bhatt bei seinem Überblick zum Geneseo-Projekt auf dem Intel Developer Forum in Peking bekannt.

Durch Geneseo soll bei Beschleunigerkarten und Coprozessoren auf dem PCI-Express-Bus weniger Overhead in der Synchronisation sowie im Signalprotokoll produziert werden. Die Technologie sorge für geringe Latenzzeiten bei kleinen Datenpaketen und biete höhere Bandbreiten bei größeren Paketen. Außerdem ermögliche Geneseo flinkere Speicherzugriffe sowie eine dem SpeedStep-Verfahren ähnelnde dynamische Frequenz- und Spannungsumschaltung. Geneseo erweitert und beschleunigt laut Ajay Bhatt somit die PCI-Express-Technologie. Außerdem ist die Technologie laut Bhatt in virtualisierten Umgebungen geeignet.