IBM macht Transistoren um 30 Prozent schneller

Forscher von IBM haben US-Medienberichten zufolge mit einer neuen Technologie Transistoren um 20 bis 30 Prozent beschleunigt. Big Blue ist es demnach gelungen, die SOI-Technologie (Silicon on Insulator) mit Strained Silicon auf einem Wafer zu kombinieren.

SOI nutzt eine vergrabene Oxidschicht für die vollständige dielektrische Isolation jedes einzelnen Bauelements einer integrierten Schaltung. Dadurch lässt sich die Rechenleistung steigern und die Verlustleistungsaufnahme senken. AMD setzt derzeit beim Opteron und beim kommenden Athlon64 auf diese Technik. Ausführliche Informationen zur SOI-Technologie bietet dieser Report.

Mit "Strained Silicon" ("Gestrecktes Silizium") lässt sich die Geschwindigkeit von Transistoren ebenfalls erhöhen. Hierbei wird unter der aktiven Siliziumschicht eine Silizium-Germanium-Schicht vergraben, deren Kristalle einen größeren Gitterabstand besitzen. Dies verzerrt auch das Gitter der darüber liegenden Schicht, wodurch sich die Ladungsträger schneller darin bewegen können. Diese Technik wird von Intel favorisiert und kommt beim kommenden Prescott zum Einsatz. Mehr dazu lesen Sie in unserem Report Weitere Details zu Intels Prescott-CPU.

IBM kombiniert nun beide Technologien. Dabei sei es den Berichten zufolge auch gelungen, sowohl positiv geladene Transistoren (PFET) als auch negativ geladene Transistoren (NFET) auf einem Layer zu integrieren. Bislang sind die komplementären Transistoren noch auf zwei verschiedenen Schichten aufgebracht.

IBM will das neue Verfahren im Dezember auf dem International Electron Devices Meeting in Washington detailliert vorstellen. Dem Konzern zufolge sollen die Transistoren in etwa fünf Jahren marktreif sein und zu schnelleren und Strom sparenden Chips führen. (Jürgen Mauerer/ala)

tecCHANNEL Preisvergleich & Shop

Produkte

Info-Link

Prozessoren

Preise & Händler